CHƯƠNG 3: CÁC DSP KHẢ TRÌNH CHO CÁC MODEM TRẠM GỐC 3G
3.2 Tổng quan về các trạm gốc 3G: Các yêu cầu
3.2.1 Giới thiệu
Mục tiêu của mạng vô tuyến 3G là cung cấp các dịch vụ băng rộng (Internet, Video,…) cùng với các dịch vụ thoại tới người sử dụng di động. Vì vậy luồng dữ liệu đường xuống (từ BTS tới trạm di động) chiếm ưu thế so với đường lên (trạm di động tới BTS) và là giới hạn dung lượng ô 3G chủ yếu. Tuy nhiên, quỹ tính toán BTS bị giới hạn bởi đường lên do độ phức tạp thuật toán lớn hơn nhiều tại bộ thu (Rx). Mối quan tâm chính của nhà sản xuất là thực hiện một mật độ kênh cao, nghĩa là một số lượng lớn người sử dụng di động được xử lý trong một khối phần cứng (giao diện RF+DSP+bộ đồng xử lý). Điều này thúc đẩy một giải pháp tính toán hiệu quả cao.
Có hai tiêu chuẩn 3G chính theo IMT-2000: IS2000 (CDMA2000) khởi nguồn từ công ty Qualcomm của Bắc Mỹ, và 3GPP khởi nguồn từ các tổ chức tiêu chuẩn quốc tế ở Châu Âu và Châu Á. Cả hai tiêu chuẩn đều sử dụng hệ thống truy nhập CDMA chuỗi trực tiếp (DS-CDMA) băng rộng tại lớp vật lý và thực hiện các chức năng băng tần cơ sở như: giải trải phổ, ấn định ngón, tổ hợp tỷ số tối đa, mã hóa kênh, đan xen, v.v.. Điều này thúc đẩy việc thực hiện dựa trên DSP có độ mềm dẻo cao, để trợ giúp cả hai tiêu chuẩn và các giải pháp trong tương lai của chúng sử dụng cùng phần cứng.
Vấn đề chính là một số chức năng trong đó (như bộ giải trải phổ, bộ giải mã xoắn, và bộ giải mã Turbo) cần tính toán rất nhiều. Vì vậy, tại tốc độ DSP hiện thời, một giải pháp chỉ DSP không thể thực hiện mật độ kênh hiệu quả. Tuy nhiên, do các chức năng này có thể thực hiện với các thuật toán cố định đã biết, thường với các hoạt động lặp đều đặn, chúng có thể được thực hiện trong các bộ đồng xử lý mềm dẻo/bán lập trình, FCPs, nhờ vậy sẽ giảm tải cho DSP và tăng mật độ kênh. Điều này cũng cho phép việc sử dụng vùng silicon hiệu quả và tối ưu hơn và vì vậy cung cấp một giải pháp hiệu quả về mặt chi phí hơn. Và nó cho phép các khả năng mạnh mẽ của DSP được sử dụng cho các thuật toán tiến bộ hơn.
3.2.2 Các yêu cầu chung
Nói chung, các yêu cầu hệ thống trạm gốc 3G như sau:
Hiệu suất: Các yêu cầu kỹ thuật cơ bản được thiết lập bởi IMT-2000 của ITU. Các nhân tố quan trọng bao gồm:
- Phát triển từ 2G và khả năng chuyển mạng toàn cầu.
- Hỗ trợ truy nhập số liệu tốc độ cao, lên tới 2Mbps.
- Hỗ trợ các dịch vụ kiểu gói.
Chi phí: Mục tiêu chi phí cho một kênh rất được quan tâm và phải có sức cạnh tranh hơn so với các chi phí kênh 2G. Điều này có nghĩa là dịch vụ
thoại rẻ hơn phải được cung cấp để bù vào các chi phí bổ sung khi cung cấp dịch vụ số liệu chất lượng cao cho người sử dụng.
Tính mềm dẻo: Yêu cầu về tính mềm dẻo phụ thuộc vào một số các nhân tố sau:
- Có nhiều hơn một công nghệ truy nhập vô tuyến (chẳng hạn nhiều kỹ thuật CDMA).
- Dễ dàng cải tiến sản phẩm và chuyển từ sản phẩm này sang sản phẩm khác.
- Khả năng bảo trì trong môi trường.
- Một tiêu chuẩn đang phát triển.
Thời điểm xuất hiện trên thị trường: Đến nay hệ thống 3G đã xuất hiện trên thị trường và phát triển mạnh ở Mỹ, Nhật Bản, Hàn Quốc, Trung Quốc, Tây Âu, …
3.2.3 Xử lý băng tần gốc trạm gốc CDMA cơ bản
Mặc dù sự phân chia của nó có thể khác nhau nhưng chức năng cơ bản của việc xử lý băng tần gốc CDMA trạm gốc 3G được chỉ ra trong hình 3.1. Các card xử lý băng tần gốc được kết nối tới một bus mạng backplane và tới một ngoại vi IF/RF. Trên các card xử lý băng tần gốc thường có một hoặc nhiều DSP, có thể được giao diện với một bộ xử lý điều khiển chạy mã ứng dụng chính để thực hiện giao diện không gian tiêu chuẩn và điều khiển xử lý lớp trên. Nói chung, DSP thực hiện việc xử lý tín hiệu băng gốc lớp vật lý. Trong CDMA có hai loại xử lý tín hiệu băng gốc số được đề cập:
- Xử lý tại tốc độ (trải phổ) chip.
- Xử lý tại tốc độ ký hiệu.
RF/IF: C¸c chøc n¨ng [N sãng mang]
Bé läc Bé läc Bé läc Bé läc RF t¬ng tù
ADC IF sè
DDC ADC DDC DAC DUC DAC DUC AGC ADC
f1
f2Q1 Q2
f1 f2Q1 Q2
§o¹n nèi BB
RX
TX TX RX
Chøc n¨ng ®iÒu khiÓn MÆt ph¼ng sau
C¸c chøc n¨ng b¨ng gèc- x kªnh MÆt ph¼ng sau C¸c chøc n¨ng b¨ng gèc- x kªnh MÆt ph¼ng sau
RNC
ATM
Chipher
Bé t×m kiÕm M¸y thu RAKE (bé läc kÕt hîp)
Tr¶i phæ (bé läc Chip)
¦íc lîng kªnh MRC B¾t vµ Track Cntl Tèc ®é chip vµ kÕt hîp
Gi¶i kÕt hîp tèc ®é Gi¶i ghÐp kªnh
Gi¶i ®an xen Gi¶i m· hãa
CRC CRC M· hãa
§an xen KÕt hîp tèc ®é
GhÐp kªnh Tèc ®é ký hiÖu
RNC I/F ATM
Qu¶n lý tµi nguyªn
Hình 3.1: Sơ đồ khối cho trạm gốc CDMA băng rộng mô tả các chức năng chính
Mặc dù xử lý tốc độ ký hiệu có thể được thực hiện nhiều trong DSP, nó vẫn yêu cầu một số khối tăng tốc độ phần cứng quan trọng. Về cơ bản, tất cả xử lý tốc độ chip yêu cầu tăng tốc độ phần cứng.
3.2.4 Xử lý tốc độ ký hiệu (SR)
Thách thức đối với xử lý tốc độ ký hiệu CDMA và TDMA trạm gốc 3G là yêu cầu không những chỉ xử lý đa kênh, mà còn xử lý các kênh tốc độ số liệu rất cao (≥
384Kbps). Người ta cho rằng khả năng lập trình thậm chí lớn hơn để xử lý tốc độ ký hiệu cho nhiều kênh tại các tốc độ số liệu khác nhau phải được định dạng, ghép tốc độ và ghép kênh động. Các DSP có thể thực hiện xử lý SR cho nhiều kênh một cách mềm dẻo và hiệu quả về mặt chi phí cho nhiều chức năng SR. Tuy nhiên, một tập các chức năng quan trọng, giải mã kênh hiệu chỉnh lỗi trước (FEC) (xoắn và turbo), hiện là một thách thức cho DSP khi tốc độ số liệu này là cao hoặc khi hàng trăm kênh thoại cần được xử lý. Vì vậy, thực tế chung là phải thực hiện giải mã kênh trong phần cứng ngoài được giao diện với DSP. Nếu phần cứng ngoài này là một ASIC riêng biệt thì nó sẽ làm tăng vùng không gian mạch, tuy nhiên phần cứng này cũng có thể được ghép chặt với lõi DSP và được tích hợp trong chính DSP.
Giải pháp SR là không hoàn thiện nếu không có các phần ngoại vi phù hợp để thỏa mãn các yêu cầu giao diện mạch. Đặc biệt các đặc điểm sau là cần thiết:
- Một giao diện bộ xử lý chính, giao diện gỡ rối, và các bộ định thời.
- Bộ nhớ băng rộng, tốc độ cao sẽ giao diện với bộ nhớ ngoài và bộ trải phổ/
bộ giải trải phổ.
- Các cổng nối tiếp cho các truyền thông liên DSP và/hoặc số liệu phát đường xuống/đường lên.
- Một giao diện mạng giống như giao diện lớp vật lý ATM Utopia II.
3.2.5 Xử lý tốc độ chip (CR)
Các chức năng tốc độ chíp (CR) cung cấp các ký hiệu giải trải phổ cho các chức năng tốc độ ký hiệu. Tại các tốc độ chip hiện tại (3,6864Mchip/s cho IS-2000 và 3,84Mchip/s cho 3GPP), sẽ cần nhiều DSP để thực hiện các chức năng bộ thu tốc độ chip đường lên đa kênh cho các hệ thống CDMA như thế. Vì vậy, phương pháp tốt nhất là sử dụng một giải pháp tối ưu dành riêng cho xử lý thời gian thực của các tương quan tốc độ cao (nghĩa là > 2MHz). Ngày nay, chức năng tương quan này (bộ tìm kiếm và bộ giải trải phổ RAKE) có thể được thực hiện trong một ASIC. Thách thức là phải thực hiện xử lý CR trong một chu kỳ hiệu quả, mềm dẻo (bán lập trình) và hiệu quả về mặt chi phí.
Về phía bộ thu, các chức năng CR chính yêu cầu tăng tốc độ phần cứng, có thể được phân chia thành các chức năng bộ tìm kiếm và các chức năng bộ giải trải phổ RAKE.
3.2.5.1 Bộ tìm kiếm: Bộ tìm kiếm truy nhập và bộ tìm kiếm lưu lượng
Có hai loại chức năng bộ tìm kiếm: các chức năng bộ tìm kiếm truy nhập và các chức năng bộ tìm kiếm lưu lượng. Bộ tìm kiếm truy nhập có chức năng theo dõi và kết nối người sử dụng vào tập các người sử dụng tích cực của trạm gốc. Bộ tìm kiếm lưu lượng cung cấp các thống kê dựa trên các thành phần đa đường để quản lý hiện trạng trễ.
Bộ tìm kiếm truy nhập: Sau khi thực hiện thành công việc đồng bộ đường xuống, một MS nhập vào một mạng tế bào bằng việc gửi một yêu cầu trên một kênh truy nhập đường lên chung theo sơ đồ nhất định. Có một số loại kênh truy nhập, song tất cả chúng đều có cùng cấu trúc tổng thể như nhau: một giả tiền tố được tạo bởi một kênh hoa tiêu không được điều chế, tiếp theo là một bản tin đã đóng gói. Chức năng của bộ tìm kiếm truy nhập là để nhận biết người sử dụng mới này trong ô bằng việc giám sát các kênh truy nhập.
Vì vậy, một cửa sổ tìm kiếm tương đối rộng, cân xứng với bán kính ô được sử dụng. Bộ tìm kiếm truy nhập tìm kiếm tiền tố, mà cấu trúc của nó không cùng một tiêu chuẩn với các tiền tố khác. Tiền tố kênh truy nhập IS-2000 là một kênh hoa tiêu trải phổ PN không mang số liệu đơn giản, còn trong 3GPP, một ký nhận Walsh 16 chip được chọn một cách ngẫu nhiên bởi MS được chồng lên kênh hoa tiêu trải phổ PN.
Bộ tìm kiếm lưu lượng: Sau khi truy nhập được thực hiện, một trạm gốc 3G tiếp tục tìm các thao tác của mỗi người sử dụng trong ô. Mục đích là để cập nhật theo định kỳ hiện trạng trễ của mỗi người sử dụng (nghĩa là, nhận dạng mỗi đa đường và đảm bảo các số liệu thống kê liên quan). Chức năng bộ tìm kiếm lưu lượng sẽ xử lý các cửa sổ tìm kiếm nhỏ hơn so với bộ tìm kiếm truy nhập (thông thường là 64 PN chip). Trong IS- 95 (các cấu hình vô tuyến (RC) 1 & 2 của IS-2000), bộ tìm kiếm lưu lượng tìm kiếm kênh lưu lượng được điều chế bởi mảng 64 hàm Walsh-Hadamard của người sử dụng.
Mặt khác, bộ tìm kiếm lưu lượng tìm kiếm kênh hoa tiêu lưu lượng của người sử dụng, được ghép giả ngẫu nhiên với kênh số liệu lưu lượng. Thông thường, kênh hoa tiêu được ghép theo thời gian với các ký hiệu được điều chế mang thông tin như là điều khiển công suất hay hệ số trải phổ. Bởi vậy, các thao tác tìm kiếm phải khai thác một cách tối ưu cấu trúc kênh hoa tiêu, đặt các giá trị bit được điều chế vào tài khoản hoặc chỉ lập thời gian biểu tìm kiếm các bit không được điều chế. Trong IS-2000, các bộ tìm kiếm truy nhập và lưu lượng có thể chia sẻ cùng phần cứng sau giải trải phổ (sự chồng chất không kết hợp) và thực hiện nhiệm vụ tìm kiếm. Điều này không giống với bộ tìm kiếm lưu lượng trong IS-95 (RC 1&2 của IS-2000) và tiền tố RACH của 3GPP với các cấu trúc kênh xác định, cần phần cứng làm nhiệm vụ tiền giải trải phổ, dành riêng cho chuyển đổi Hadamard nhanh (FHT).
3.2.5.2 Bộ giải trải phổ RAKE
RAKE giải trải phổ thông qua các tương quan chip đối với một vài chuỗi mã, số lượng bản sao trễ theo thời gian của một tín hiệu người sử dụng được xác định bởi hiện trạng trễ của người sử dụng, được ước tính bởi bộ tìm kiếm lưu lượng. Sự ước tính kênh được thực hiện trên mỗi “hướng” (finger) này, trước khi chúng được tổ hợp bởi MRC để cung cấp các ký hiệu kết quả (đã được lọc ghép).
Sự ước tính kênh có thể được thực hiện bởi DSP. MRC có thể được thực hiện trên DSP hoặc trên một bộ đồng xử lý riêng. Sự ước tính kênh được thực hiện trên kênh hoa tiêu lưu lượng của người sử dụng, được ghép PN với kênh số liệu lưu lượng. Vì thế, kênh hoa tiêu được giải trải phổ song song cho mỗi hướng. Thêm vào đó, mỗi nhận dạng giải trải phổ yêu cầu giải trải phổ của tín hiệu tại các vị trí sớm/ đúng lúc/ muộn.
Năng lượng hay các phép đo IQ từ các bộ giải trải phổ sớm và muộn nuôi một vòng lặp khóa trễ (DLL: Delay Lock Loop). Thời gian cho DLL thường là 1/8 chip. Chức năng DLL được thực hiện trên DSP.