CHƯƠNG 3: CÁC DSP KHẢ TRÌNH CHO CÁC MODEM TRẠM GỐC 3G
3.3 Phân tích hệ thống
Phân tích hệ thống CDMA được chia thành hai phần: xử lý SR và CR đường lên.
3.3.1 Phân tích xử lý SR
Các chức năng xử lý tín hiệu SR bao gồm:
- Mã hóa và giải mã kênh FEC: gồm bộ mã hóa/giải mã CRC, xoắn và turbo.
- Đan xen/giải đan xen: có thể có hai mức đan xen trước và sau khi ghép kênh.
- Ghép/giải ghép tốc độ.
- Ghép kênh/tách kênh.
- MRC kênh: đối với mục đích của nghiên cứu này thì chúng được xem xét trong phân tích xử lý CR khi chúng có quan hệ khép kín.
Các chức năng quan trọng nhất của DSP là hai loại giải mã kênh: giải mã xoắn và giải mã turbo. Giải mã xoắn được sử dụng cho các khung tốc độ số liệu thấp như là thoại, trong khi đó giải mã turbo được sử dụng cho các khung tốc độ cao như video.
Mặc dù việc giải mã kênh có vẻ rất phù hợp với việc thực hiện trên một DSP mục đích chung, nhưng nó thường được thực hiện trong các ASIC ngoài để hiệu quả về mặt chi phí và tổng trễ xử lý thấp hơn. Giải mã xoắn được bổ sung trong các bộ đồng xử lý do số lượng lớn các kênh tốc độ thấp cần được mã hóa, trong khi đó giải mã turbo đòi hỏi quá nhiều phép tính đối với các DSP ngày nay. Phân tích sau sử dụng hai kịch bản chung để so sánh giải pháp chỉ sử dụng phần mềm (DSP cho tất cả các chức năng) với giải pháp DSP+ FCP.
1. Hỗ trợ cho các kênh thoại 64 x 8 Kbps (81 bit, lớp A, các khung AMR).
2. Hỗ trợ cho các kênh số liệu 4 x 384 Kbps.
Bảng 3.1 chỉ ra kết quả phân tích cho các kịch bản này. Mỗi kịch bản có thể hiểu rằng chỉ cho một xử lý SR cần hơn 1000MHz của một DSP 4MAC/chu kỳ giống như TMS3320C64xTM. Vì vậy, một giải pháp được đề xuất là sẽ làm tăng các tài nguyên DSP với các bộ đồng xử lý mềm dẻo. Giải pháp sử dụng các FCP này tạo ra tần số khoảng 118 MHz. Điều này làm giảm 10 lần tải xử lý. Các FCP giải mã kênh này có thể được thực hiện bên ngoài, còn chi phí, công suất và hiệu suất có thể tối ưu hơn bằng việc tích hợp các bộ đồng xử lý mềm dẻo trên DSP và thiết kế chúng để mang lại sự tiến bộ của kiến trúc DSP.
Bảng 3.1: Các phân tích tốc độ ký hiệu cho hai kịch bản để so sánh phương pháp chỉ sử dụng DSP với phương pháp DSP + FCP.
64 x 8 kbps 4 x 384 kbps
Bộ nhớ C64x
(MHz)
C64x+FCPs (MHz)
C64x (MHz)
C64x+FCPs (MHz)
Mã hóa tốc độ ký hiệua 29 29 53 53 5 Mbits (số liệu)
Giải mã tốc độ ký hiệu (ngoài các bộ mã hóa xoắn và Turbo)
17 17 16.5 16.5 20 kbytes (Pgm)
Bộ mã hóa xoắn 211 ~2c N/A N/A 18 kbytes (số liệu)
Bộ mã hóa Turbo N/A N/A ~800+ ~5d 46 kbytes (số liệu)
Chỉ DSP tổng ~257 ~870
DSP tổng + các bộ
đồng xử lý ~48 ~75
aMã hóa tốc độ ký hiệu bao gồm: Bộ mã hóa CRC, bộ mã hóa xoắn hoặc turbo, đan xen mức 1, ghép tốc độ, đan xen mức 2, ghép (cho thoại).
bGiải mã tốc độ ký hiệu bao gồm: Giải đan xen mức 2, tách (kênh), giải ghép tốc độ, giải đan xen mức 1, kiểm tra CRC. Các yêu cầu bộ giải mã xoắn và turbo được chỉ riêng ra khi so sánh các thực hiện phần cứng và phần mềm.
cCho điều khiển trong DSP và 20% của một bộ đồng xử lý Viterbi chạy tại C64x CPU/4.
dCho điều khiển DSP và 10% của một bộ đồng xử lý mềm dẻo chạy tại C64x CPU/2.
3.3.2 Phân tích xử lý CR
Xử lý CR bao gồm nhiều chức năng. Trên đường lên, bộ giải trải phổ RAKE, bộ tìm kiếm truy nhập và lưu lượng, sự ước tính kênh và MRC là chiếm nhiều thủ tục trong một giây nhất. Các chức năng khác (bắt, ấn định ngón, DLL) được xem xét như các chức năng điều khiển và không yêu cầu nhiều công suất xử lý. Trong đường xuống, chức năng quan trọng nhất là bộ trải phổ. Bộ trải phổ cũng được thực hiện trong phần cứng. Như đã giải thích trong phần 3.2, khối tính tính toán BTS được chi phối bởi bộ thu đường lên, vì vậy bộ trải phổ đường xuống không được đề cập trong phân tích này.
3.3.2.1 Phân tích bộ thu đường lên
Bộ giải trải phổ RAKE và các bộ tìm kiếm truy nhập/lưu lượng sử dụng thao tác cơ bản giống nhau: giả tạp âm (PN) và giải trải phổ hàm Walsh. Thao tác này bao gồm việc tạo các chuỗi Walsh và giả tạp âm được định thời hợp lý và thực hiện sự tương quan giữa các chuỗi được tạo ra và các chuỗi chip đến. Các tương quan này được thực hiện tại CR. Bộ giải trải phổ RAKE và bộ tìm kiếm truy nhập/lưu lượng cũng thực hiện ước tính năng lượng và tích lũy không kết hợp, nhưng các chức năng này yêu cầu công suất xử lý thấp hơn các tương quan.
Thuật toán ước tính kênh sẽ quyết định các hệ số hiệu chỉnh pha cần dùng trong MRC. Thuật toán ước tính kênh dựa trên một bộ lọc trung bình đa khe theo trọng số (WMSA) và tính phức tạp của bộ lọc này là tính phức tạp của một FIR hoạt động trên một khe cơ sở (đang xem xét một hệ số hiệu chỉnh pha trên mỗi khe). Sử dụng các hệ số hiệu chỉnh pha được tính toán trước cho mỗi đường, MRC có thể tái kết hợp tất cả các đường với nhau để cung cấp các ký hiệu tới phần xử lý SR. MRC thực hiện một phép nhân phức trên mỗi đường (nhân phức của tín hiệu giải trải phổ với hệ số hiệu chỉnh pha) và sau đó cộng tất cả các ký hiệu đã được hiệu chỉnh lại với nhau để cung cấp các ký hiệu đã kết hợp cho các chức năng xử lý SR còn lại. Thông thường MRC chạy tại SR; đó là một phép nhân phức được thực hiện tại SR. Khi đó tốc độ này có thể cao hơn do việc thay đổi hoặc không biết các hệ số trải phổ.
Như đã nói từ trước, tốc độ chip của tiêu chuẩn 3G là 3,6864 Mcps cho IS-2000 và 3,84 Mcps cho 3GPP. Rõ ràng, các tốc độ chip cao này làm tăng số lượng các thao tác trong một giây cần thiết cho việc xử lý CR. Khi xem xét các tốc độ chip này và số lượng người sử dụng yêu cầu được hỗ trợ (như được chỉ ra bởi các nhà sản xuất trạm gốc) công suất xử lý cần cho bộ giải trải phổ RAKE và bộ tìm kiếm truy nhập/lưu lượng nằm trong phạm vi của 10-30 GOPS cho 64 người sử dụng. Như đã nói trong phần trước, nó sẽ yêu cầu nhiều DSP hiệu suất cao để thực hiện các chức năng bộ thu CR đường lên đa kênh của một hệ thống CDMA. Vì vậy, có vẻ như một phương pháp dựa vào phần mềm hoàn toàn để xử lý CR là không thể thực hiện mà vẫn hiệu quả về mặt chi phí.
3.3.2.2 Sử dụng một bộ đồng xử lý
Để hỗ trợ một số lượng lớn người sử dụng trên mỗi DSP, một giải pháp phần cứng là cần thiết cho xử lý CR để tối thiểu chi phí. Giải pháp này có thể tạo ra một bộ đồng xử lý tương quan ASIC bên ngoài cho DSP. Tuy nhiên, nó phải có tính mềm dẻo. Để cung cấp một mức mềm dẻo cao cho giải pháp, các chức năng thực hiện trên bộ đồng xử lý phải nằm dưới sự điều khiển của DSP, phải cung cấp một mức cao về khả năng lập trình và phải được tham số hóa tốt.
Một CCP có thể được bổ sung để hỗ trợ DSP trong các chức năng CR cho giải trải phổ RAKE và tìm kiếm truy nhập/lưu lượng. Tính mềm dẻo có thể được duy trì theo một cách hiệu quả về mặt chi phí bằng việc thiết kế cẩn thận tính mềm dẻo nhờ một số phương pháp khác nhau, tạo thành khối tương quan. DSP có thể lập trình CCP nhờ sử dụng một tập các thao tác hoặc các lệnh. CCP này được thảo luận trong phần sau.
Tính mềm dẻo trong giải pháp chung có thể đạt được một phần bằng việc cho phép sự ước tính kênh và MRC được thực hiện trong phần mềm trên DSP. Tương tự như vậy, DSP thực hiện tất cả các nhiệm vụ điều khiển như ấn định ngón, khôi phục định thời và hiệu chỉnh dựa trên các kết quả được thực hiện từ CCP. Tính mềm dẻo này cho phép các nhà thiết kế hệ thống thực hiện các thuật toán và phương pháp riêng để tăng hiệu suất.
Nó cũng cho phép các thay đổi và nâng cấp về sau. Sự ước tính kênh chỉ là một ví dụ của một chức năng, có thể được thực hiện bằng phương pháp được cải tiến sẽ làm tăng hiệu suất.
Bảng 3.2 chỉ ra các yêu cầu tính toán CR cơ bản, giả thiết 64 người sử dụng với 4 hướng cho mỗi người sử dụng. Hai trường hợp được đưa ra: chỉ sử dụng DSP TMS320C64xTM và sử dụng DSP kết hợp với CCP. CCP là một bộ phận của một lớp các FCP được mô tả trong phần sau.
Bảng 3.2: Phân tích CR so sánh phương pháp chỉ DSP với phương pháp DSP + CCP cho các chức năng quan trọng
C64x (BOPS hay MHz) C64x + CCP (MHz) Bộ nhớ Bộ giải trải phổ RAKE (CCP)a ~10 BOPS Không đáng kể 3 Mbits Bộ tìm kiếm truy nhập/lưu lượng
(CCP)b
~20 BOPS Không đáng kể 1 Mbits
MRC 200 MHz 200 5 Mbits
Ước tính kênh dựa trên WMSA 10 MHz 10 64 Kbits
Các chức năng điều khiển (bắt, ấn định ngón, dò tìm,…)
20 MHz 20 80 Kbits
aBộ giải trải phổ RAKE được ước tính để thực hiện 250 K cổng trong CCP tại tần số 80 MHz.
bBộ tìm kiếm truy nhập/lưu lượng được ước tính để thực hiện 275 K cổng trong CCP tại tần số 80 MHz.