ĐỀ tài TRUYỀN nối TIẾP bất ĐỒNG bộ

LỜI MỞ ĐẦUNhư đã biết, trong các hệ thống truyền dữ liệu có hai cách đưa tín hiệu lên đường truyền: nối tiếp và song song.. Ngoài ra, trong cách truyền nối tiếp, dựa vào cách thực hiện s

TRƯỜNG CAO ĐẲNG KỸ THUẬT LÝ TỰ TRỌNG

KHOA: ĐIỆN – ĐIỆN TỬ

MÔN: TRUYỀN SỐ LIỆU

ĐỀ TÀI: TRUYỀN NỐI TIẾP BẤT

ĐỒNG BỘ

Lớp: 12CĐ-ĐT3

Nhóm : Giang Đạt Viên

Phạm Văn Truyễn

LỜI MỞ ĐẦU

Như đã biết, trong các hệ thống truyền dữ liệu có hai cách đưa tín hiệu lên đường truyền: nối tiếp và song song

Cách truyền song song thường được truyền trên một khoảng cách ngắn, ví dụ giữa các

thiết bị trong cùng một phòng như từ máy tính sang máy in

Cách truyền nối tiếp thường được thực

hiện khi khoảng cách truyền khá xa

Ngoài ra, trong cách truyền nối tiếp, dựa vào cách thực hiện sự đồng bộ giữa nơi phát

và thu ta có hai chế độ hoạt động: đồng bộ và bất đồng bộ

Trong chế độ bất đồng bộ, xung đồng hồ được tạo ra một cách riêng rẻ ở máy phát và máy thu dựa vào tần số danh định tương ứng với vận tốc truyền (bit rate hoặc baud rate)

Trong chế độ đồng bộ, nơi phát có thể gửi xung đồng hồ tới nơi thu theo một kênh truyền song song với kênh truyền dữ liệu hoặc nơi thu

tự tạo ra xung đồng hồ bằng cách tách tín

hiệu thời gian từ dòng dữ liệu

Hôm nay chúng ta tìm hiểu đến chế độ

truyền nối tiếp bất đồng bộ Chúng ta sẽ lần lượt giới thiệu tính chất chung của hệ thống truyền dữ liệu, các giao thức của hệ thống

truyền bất đồng

bộ Chúng ta cũng sẽ khảo sát vài IC thực hiện chức năng biến đổi song song ↔ nối tiếp trong các thiết bị thu phát

I Một số đặc điểm và tính chất của truyền dữ liệu bất đồng bộ.

Trong chế độ truyền bất đồng bộ thông tin được truyền đi dưới dạng từng ký tự và

Trong chế độ truyền bất đồng bộ thông tin được

truyền đi dưới dạng từng ký tự và

Trong chế độ truyền bất đồng bộ thông tin được truyền đi dưới dạng từng ký tự và khoảng cách các ký tự là ngẫu nhiên Tuy nhiên để tạo

sự đồng bộ giữa máy phát và thu, giao thức tầng 2 (Data link protocol) có qui định cụ thể

về mẫu tín hiệu trong hệ thống truyền bất đồng bộ như sau :

_Mỗi ký tự gồm một số bit gọi là ký tự dữ liệu, số này có thể là 5 đối với mã Baudot, 7 nếu là mã ASCII (American Standard Code for Information Interchange) và 8 nếu là mã

EBCDIC (Extended Binary-Coded Decimal

Information Code, mã BCD mở rộng)

_Ngoài ra, để t ạo sự đồng bộ, kèm theo các bit mã ký tự còn có các bit Start ở trước mỗi ký tự và các bit Stop ở sau mỗi ký tự Các bit Start là các bit 0 và các bit Stop là bit

1 Số bit Start luôn luôn là 1 bit còn số bit Stop

có thể là 1, 1,5 hoặc 2 bit

_Nếu có thêm bit kiểm soát chẵn lẻ (parity bit) thì bit này nằm trước bit Stop

_Ở trạng thái nghỉ máy phát luôn phát đi bit 1 gọi là bit nghỉ (idle bit), như v ậy máy thu

dò ra bit Start khi có sự biến đổi từ 1 xuống 0, sau đó là một chuỗi bit có số lượng theo qui định của giao thức

Lưu ý là trong truyền dữliệu, bit LSB của ký

tự luôn được truyền đi trước và có hai cách viết (và đọc) một bản tin: theo chiều mũi tên

hướng về bên phải và theo chiều hướng về bên trái

_Viết theo chiều mũi tên hướng về bên

phải : bit LSB của ký tự đầu tiên sẽ nằm bên phải của bản tin Thí bản tin dùng mã ASCII

gồm 3 ký tự ABC có mã lần lượt là 41H

(1000001), 42H (1000010) và 43H (1000011), bit LSB của ký tự đầu tiên (A) được phát đi

trước và phải nằm bên phải của bản tin nên chuỗi dữ liệu được phát đi có dạng:

C B A

p1000011 p1000010

p1000001

Với cách viết này, mỗi mẫu mã hóa của mỗi ký tự được giữ nguyên chiều của nó

nhưng thứ tự các ký tự trong bản tin đã bị đảo

- Viết theo chiều mũi tên hướng về bên trái : bit LSB của ký tự đầu tiên sẽ nằm bên trái của bản tin Với thí dụ trên, bit LSB của ký tự đầu tiên (A) được phát đi trước và phải

nằm bên trái của bản tin nên chuỗi dữ liệu

được phát đi có dạng:

A B C

1000001p 0100001p

1100001p

Với cách viết này, thứ tự các ký tự trong bản tin được giữ nguyên nhưng các bit trong mỗi ký tự đã bị đảo chiều

Bit kiểm tra chẵn lẻ (parity bit), nếu có, sẽ

được thêm vào sau mỗi ký tự (bit p trong các thí dụ trên)

Ở máy phát thanh ghi dịch biến đổi tín

hiệu song song thành nối tiếp, được điều khiển bởi tín hiệu Load/Shift, các bit Start và Stop được tự động thêm vào khi mạch hoạt động

Ở máy thu khi bộ phận dò phát hiện bit Start bởi sự thay đổi từ 1 xuống 0, sẽ tạo ra tín hiệu điều khiển thanh ghi dịch, sau khi dịch đủ

số bit qui định của tín hiệu kể cả bit parity và bit Stop, ký tự dữ liệu được đọc ra dưới dạng song song từ thanh ghi dịch

II Nguyên tắc hoạt động.

Truyền nối tiếp không đồng bộ

Bộ ghi dịch là thành phần chính của phần cứng mạch truyền không đồng bộ

*Bên phát:

+Khi LOAD = “1”: dữ liệu vào gồm 8 bit (kể cả bit parity) được đưa đồng thời qua 8 đường vào bộ ghi dịch

Trong bộ ghi dịch có sẵn mạch tạo bit start (bit 0) và 2 bit stop (2 bit 1)

+Khi LOAD = “0”: các bit của ký tự lần lượt dịch ra truyền trên đường dây Vậy bộ ghi dịch hoạt đông như 1 mạch biến đổi song song thành nói tiếp

*Bên thu: có mạch phát hiện bit vào (bit start) để báo hiệu bắt đầu thu 1 ký tự

+Khi READ = “0”: các bit trên đường dây được dịch tuần tự vào bộ ghi dịch (gồm 11 bits : 1 bit start, 8 bits ký

tự và 2 bit stop)

+Khi READ = “1”: các bit trong bộ ghi dịch (8 bits ký tự) được đọc 1 cách song song ở đầu ra Vậy bộ ghi dịch hoạt động như 1 mạch biến đổi nối tiếp thành song song

+Do bên phát không phát xung clock phát: CLKT, nên ben thu phải có bộ tạo xung clock thu CLKR riêng, sao cho CLKT = CLKR Khi đó bên phát và bên thu được đồng bộ hóa với nhau

Hiện nay do kỹ thuật chế tạo phát triển nhiều mạch LS tren thị trường đáp ứng các chuẫn truyền không đồng bộ như UART 6402, 8251, 6850

Sau đây chúng ta sẽ phân tích mạch UART – 8251A

III Mạch thu phát bất đồng bộ UART – 8521A:

8251A là một chuẩn công nghiệp USART, được chế tạo từ kỹ thuật NMOS, có 28 chân, được thiết kế để truyền dữ liệu tốc độ lên đến

64 kbps tương thích với họ µP của Intel như MCS-48, 80, 85 và iAPX-86, 88 8251A được dùng như m ột thiết bị ngoại vi và được lập trình bởi CPU để truyền dữ liệu nối tiếp

USART nhận các ký tự d ữ liệu từ µP ở

dạng song song, sau đó đổi chúng thành dạng nối tiếp để phát đi Đồng thời, 8251A có thể thu dòng dữ liệu nối tiếp và đổi chúng thành các ký tự d ữ liệu song song gửi đến µP

USART sẽ báo cho µP biết khi nào có thể nhận một ký tự từ µP để phát, hoặc khi nào đã thu được một ký tự để cho µP đọc µP có thể đọc trạng thái của USART bất cứ lúc nào

Những trạng thái này bao gồm các lỗi

truyền dữ liệu và các tín hiệu điều khiển như là RxRDY

(Receiver Ready) và TxRDY (Transmitter

Ready)

CS: chọn chip RD: đọc

WR: ghi

CLK: xung đồng bộ D7  D0: bus dữ liệu I/O

TxC: clock phát RxC: clock thu

RST: khởi động

DRS: thiết lập dữ liệu sẵn sàng

DTR: thiết bị đầu cuối dữ liệu sẵn sàng

RST: yêu cầu gửi TxD, RxD: dữ liệu phát, thu CTS: xóa đề gửi TxE: thanh ghi phát rỗng TxRDY, RxRDY: bên phát, thu sẵn sàng

SYN/BRK: tách xung/đồng bộ

*Dữ liệu vào và ra của 8251A đều trên bus dữ liệu D0

D7

*8251A có thề hoạt động ở mode không đồng bộ và mode đồng bộ Có 3 quá trình hoạt động: thiết lập sự

truyền, truyền 1 ký tự và nhận 1 ký tự