- Mô tả và kiểm tra chức năng của các bộ mã hóa AMI/HDB3/CMI.
- Mô tả cách bộ phát định dạng tín hiệu trên đường truyền.
4.1 Lý thuyÕt
Dùng các tín hiệu số tạo bởi TEST PATTERN để phân tích hoạt động của các bộ mã đường: những tín hiệu đó là tuần hoàn và vì vậy ổn định để đồng bộ dao động ký, bằng cách đó để quan sát những tác động của mã hóa.
Bộ mã hóa AMI/HDB3:
Bộ mã hóa này bắt đầu hoạt động khi khóa SW4 đ−ợc đặt ở vị trí AMI/HDB3.
Mã hóa đ−ợc thực hiện trên một chuỗi 4 bit, và nó có thể
đ−ợc chọn giữa hai chế độ AMI/ HDB3 qua khóa SW5. Mạch điện mã hóa tín hiệu vào nhị phân MPX dạng NRZ đơn cực thành hai tín hiệu l−ỡng cực NZ với các lối ra t−ơng ứng OUT+ và OUT-
Sau đó, các tín hiệu đến từ những lối ra đó sẽ đ−ợc trộn bởi mạch sau: mạch điều khiển đường (BIPOLAR LINE DRIVER), để thu đ−ợc tín hiệu ra cuối cùng kiểu dữ liệu l−ỡng cực ba thành phÇn (h×nh 4.1).
Hình 4.1 – Kiểu dữ liệu l−ỡng cực ba thành phần
Hình trên trình bày tín hiệu vào đ−ợc lấy mẫu trong lúc cạnh xuống của xung đồng hồ, sau đó mã hóa, gửi tín hiệu đến hai lối ra OUT+ và OUT- trong khi sườn lên của xung đồng hồ, sau chu kỳ 4 xung đồng hồ từ lối vào của nó.
Bộ mã hóa CMI:
Bộ mã hóa này hoạt động khi SW4 đặt vào vị trí CMI.
Nh− tr−ờng hợp mạch tr−ớc, mạch này cũng mã hóa tín hiệu MPX thành hai lối ra đ−ợc trộn bởi bộ truyền (hình 4.2).
Hình 4.2 - Mã hóa tín hiệu MPX thành hai lối ra đ−ợc trộn bởi bộ truyền
Để ý hai tín hiệu ra, một tín hiệu bị đảo so với tín hiệu kia.
Vả lại, tr−ớc khi đ−ợc thực hiện, mã CMI cần một tín hiệu
đồng hồ với tần số gấp hai lần với tần số đồng hồ của AMI/HDB3, do vậy một mạch bên trong sẽ nhân đôi tín hiệu clock.
Lối ra sẽ trình bày toàn bộ một chu kỳ clock khi có “0”, trong khi mức cao và thấp với thời gian của một sự đổi bit khi có “1”.
Chú ý, dịch pha thời gian giữa lối vào và ra bằng chính khoảng thời gian một bit của dữ liệu.
Bé ®iÒu khiÓn ®−êng:
Bộ điều khiển đ−ờng là một giao diện cần thiết đ−ợc chèn vào giữa bộ mã hóa và đường truyền. Xem xét các đặc trưng của
đ−ờng truyền, truyền một tín hiệu l−ỡng cực.
Bộ điều khiển đường được sử dụng cho mục đích: trộn hai tín hiệu đến từ bộ mã hóa, làm sai lệch đại số (đảo dấu), để thu
đ−ợc tín hiệu mong muốn.
Tín hiệu ra là dạng l−ỡng cực ba thành phần (cho mã
AMI/HDB3) hay chỉ là l−ỡng cực (cho mã CMI).
Nh− trình bày trên hình 4.3, bộ truyền hay bộ điều khiển
đ−ờng l−ỡng cực thực hiện sai lệch tín hiệu ở các lối vào bằng sử dùng bộ khuếch đại thuật toán.
Mạch này có các đặc tr−ng sau:
- Cung cấp tín hiệu ra với biên độ mong muốn.
- Thực hiện chức năng của tầng đệm, vì nó có trở kháng vào cao và trở kháng ra bằng với trở kháng đ−ờng truyền cho công suÊt truyÒn lín nhÊt (150Ω).
H×nh 4.3
4.2 Thực nghiệm
Trả lời các câu hỏi đ−ợc cung cấp theo bài.
- Tr−ớc khi thực hành, kiểm tra nguồn +12V, 12V và GND, chỉ bật máy sau khi đã kiểm tra.
Các tín hiệu đồng hồ:
- Chuẩn bị mạch cho lối vào t−ơng tự theo bảng sau:
SWITCH SELECTION OPERATION
SW2 VOICE Lối vào VOICE
a)
b)
c)
- Quan sát các dạng sóng sau, chúng định hình cho thời gian phát.
TP27: TSt0 – đồng bộ của TS0
TP36: BCKt – tín hiệu đồng hồ của các bit phát TP14: TX MPX tín hiệu hợp kênh ra
Trên dao động ký.
- Kiểm tra chúng với dạng sóng trên hình 4.4 trong đó hình c) hiển thị cho riêng TS0 đó là từ đồng bộ khung.
H×nh 4.4 a) TSt0, b) BCKt, c) TS0
Q1 Kiểm tra tín hiệu có trên TP14, nó t−ơng tự nh− dạng sóng c) trên hình 4.4. Cái gì có thể đ−ợc diễn đạt?
a. Nó là một tín hiệu giả ngẫu nhiên tạo bởi TEST PATTERN.
b. Nó là một từ 8 bit với giá trị đ−ợc định nghĩa đúng trong
đó bit đầu tiên của giá trị cao trùng với bit của TSt0.
c. Nó là một từ 8 bit với giá trị đ−ợc định nghĩa đúng trong
đó bit đầu tiên của giá trị thấp bắt đầu khi bit đồng bộ của TS0 kết thúc.
d. Nó là một từ 8 bit, những giá trị của nó chỉ thị biên độ của tín hiệu vào.
Q2 Giá trị của tốc độ khung bit là gì?
a. 320kb/s bằng sự đảo độ rộng của xung khung.
b. 640kb/s bằng sự đảo độ rộng của xung đồng hồ phát BCKt (1.5625às).
c. 64kb/s bằng tần số lấy mẫu 8kHz nhân với số bit định hình tín hiệu số (8bits).
d. 40kb/s bằng sự đảo chiều dài của mỗi khe thời gian, là 8 lần lớn hơn 3.125às.
- Chuẩn bị các CODEC 1 và 4 nh− theo bảng d−ới, cho hoạt
động tương ứng của khe thời gian 1 và 4 và tăng mức của chiết áp t−ơng ứng.
CODEC SELECTION DIP-SW SELECTION
1 TX 1 ON
4 TX 4 ON
- Kiểm tra xem TS1 và TS4 gần kề TS0 đ−ợc chèn vào trong khung, vì vậy từ 8 bit định hình đồng bộ khung có thể thấy rõ ràng.
Mã AMI:
- Chuẩn bị mạch cho hoạt động với lối vào dữ liệu 320kb/s (dữ liệu tạo bởi TEST PATTERN và đ−ợc chèn vào khung) theo bảng sau:
SWITCH SELECTION OPERATION
SW1-2 ON Dòng 320kb/s
SW2 DATA DATA vào
- Kiểm tra LED đỏ chỉ dòng dữ liệu 320kb/s tạo bởi TEST PATTERN sáng hay không, và tất cả các LED của hiển thị khung là OFF xác nhận rằng không có định dạng nào của khung.
- Chuẩn bị các CODEC theo bảng chế độ sau:
SWITCH SELECTION OPERATION
SW4 AMI/HDB3 Mã AMI/HDB3
SW5 AMI Mã AMI
- Ngắt CHANNEL SIMULATOR để bộ điều khiển đường không đ−ợc nạp bởi trở kháng vào của nó.
JUMPER SELECTION OPERATION
J1 Extracted Mở đ−ờng
- Dùng TP27 (TSt0 tín hiệu đồng hồ cho đồng bộ khung) nh− nguồn đồng bộ cho dao động ký, quan sát dạng sóng và thời gian của:
+ TP14 dữ liệu vào – tín hiệu vào đơn cực + TP22 lối ra OUT+ tín hiệu đơn cực + TP23 lối ra OUT- tín hiệu đơn cực
+ TP24 dữ liệu ra – lối ra l−ỡng cực đ−ợc mã hóa
- Kiểm tra rằng điện áp ra luôn bằng 0 với những điều kiện trên.
- Chọn sự kết hợp khác nhau từ dòng dữ liệu vào, chỉ một tại một thời điểm tuần tự, kiểm tra tín hiệu ra có t−ơng ứng với những minh họa trên hình hay không theo bảng sau:
SW1 SEL. OPERATION FIGURE
4 ON Dòng 0 liên tục
5 ON Dòng 1 liên tục Hình 4.5
6 ON Dòng 0-1 luân phiên Hình 4.6 7 ON Dòng 4 của 0 và 4 của 1 luân
phiên
H×nh 4.7
- Chuỗi giả ngẫu nhiên (SEQUENCE, SW1-8 đặt ON) tương ứng với một chu kỳ kết hợp của 40 bit không dễ thấy trên dao
động ký, vì thế nó không hiện diện.
H×nh 4.5 a) data in, b) OUT+, c) OUT-, d) data out
- Chú ý, bộ mã hóa cung cấp các tín hiệu ra (lối ra OUT+ và OUT-) với 4 bit gắn kết t−ơng ứng với tín hiệu vào: hiệu ứng này bị xóa trên hình 4.7.
H×nh 4.6, a) data in, b) OUT+, c) OUT-, d) data out
H×nh 4.7, a) data in, b) OUT+, c) OUT-, d) data out
Mã HDB3:
- Giữ sự thiết lập nh− đoạn tr−ớc, trừ tín hiệu kiểm tra và tín hiệu cho CODEC nh− theo bảng sau:
SWITCH SELECTION OPERATION
SW1-4 ON Dòng 0 liên tục
SW1-5 OFF None
SW1-6 OFF None
SW1-7 OFF None
SW5 HDB3 Mã HDB3
- Kiểm tra sự hoạt động đúng của các LED tín hiệu và khung.
- Dùng TP27 (TSt0 tín hiệu đồng hồ cho đồng bộ khung) nh− nguồn đồng bộ cho dao động ký, quan sát dạng sóng và thời gian của:
+ TP14 dữ liệu vào – tín hiệu vào đơn cực + TP22 lối ra OUT+ tín hiệu đơn cực + TP23 lối ra OUT- tín hiệu đơn cực
+ TP24 dữ liệu ra – lối ra l−ỡng cực đ−ợc mã hóa
- Chọn sự kết hợp khác nhau từ dòng dữ liệu vào, chỉ một tại một thời điểm tuần tự, kiểm tra tín hiệu ra có t−ơng ứng với những minh họa trên hình hay không theo bảng sau:
SW1 SEL. OPERATION FIGURE
4 ON Dòng 0 liên tục Hình 4.8
5 ON Dòng 1 liên tục Hình 4.9
6 ON Dòng 0-1 luân phiên Hình 4.10 7 ON Dòng 4 của 0 và 4 của 1 luân phiên Hình 4.11
- Tín hiệu giả ngẫu nhiên không hiện diện cho cùng với lý do giải thích ở phần thực hành tr−ớc.
- Cũng trong tr−ờng hợp này, bộ mã hóa cung cấp các tín hiệu ra (lối ra OUT+ và OUT-) với 4 bit gắn kết t−ơng ứng với tín hiệu vào: hiệu ứng bị xóa trên hình 4.7.
H×nh 4.8 a) data in, b) OUT+, c) OUT-, d) data out
H×nh 4.9 a) data in, b) OUT+, c) OUT-, d) data out
H×nh 4.10 a) data in, b) OUT+, c) OUT-, d) data out
H×nh 4.11 a) data in, b) OUT+, c) OUT-, d) data out
Q3 So sánh các mã AMI và HDB3. Cái gì có thể diễn tả nh−
việc chèn các vi phạm?
a. Số các vi phạm đ−ợc chèn vào mã AMI nhiều hơn HDB3.
b. Số các vi phạm đ−ợc chèn vào các mã AMI HDB3 lớn hơn các vi phạm đ−ợc mã hóa.
c. Mã HDB3 đ−a ra các vi phạm, trong khi mã AMI chèn vi phạm vào trong những tr−ờng hợp riêng.
d. Mã HDB3 đ−a ra các vi phạm, trong khi mã AMI không chèn vi phạm nào.
Q4 Mã AMI đ−ợc thiết lập với 0 nh− là tín hiệu vào. Sự
đồng bộ và thông tin đ−ợc gửi sau đó có bị mất không?
a. Có, mất đồng bộ, nh−ng không có sai sót xảy ra. Khi có một thông tin đến, đồng bộ và sau đó thông tin sẽ đ−ợc phục hồi đúng.
b. Có, bị mất đồng bộ và nó không bao giờ đ−ợc phục hồi.
c. Có, bị mất đồng bộ, nh−ng đến khi thông tin mới thay thế đ−ợc hiển thị.
d. Có mất đồng bộ, đây là vấn đề tiêu biểu cho chuỗi dài của 0: một lời giải sẽ chứa cách dùng mã hoàn thiện hơn nh− trong HDB3.
Q5 Mã HDB3 đ−ợc thiết lập và mã này chèn các vi phạm.
Phát biểu nào sau đây là đúng?
a. Tín hiệu đồng hồ thu không bao giờ mất cho dù chuỗi dài toàn 0.
b. Đồng bộ không bao giờ mất, nh−ng có tần số khác với tần số đúng.
c. Các vi phạm đ−ợc chèn vào các chuỗi dài của 0 làm tăng tốc độ bit ở bộ thu.
d. Tín hiệu đồng hồ thu không bao giờ mất cho chuỗi dài toàn 0, nh−ng dữ liệu thu đ−ợc không đúng.
Mã CMI:
- Giữ sự thiết lập nh− đoạn tr−ớc, trừ tín hiệu kiểm tra và tín hiệu cho CODEC theo nh− bảng sau:
SWITCH SELECTION OPERATION
SW1-4 ON Dòng 0 liên tục
SW1-5 OFF None
SW1-6 OFF None
SW1-7 OFF None
SW4 CMI Mã CMI
- Kiểm tra sự hoạt động đúng của các LED tín hiệu và khung.
- Dùng TP27 (TSt0 tín hiệu đồng hồ cho đồng bộ khung) nh− nguồn đồng bộ cho dao động ký, quan sát dạng sóng và thời gian của:
+ TP14 dữ liệu vào – tín hiệu vào đơn cực + TP22 lối ra OUT+ tín hiệu đơn cực + TP23 lối ra OUT- tín hiệu đơn cực
+ TP24 dữ liệu ra – lối ra l−ỡng cực đ−ợc mã hóa
- Chọn sự kết hợp khác nhau từ dòng dữ liệu vào, chỉ một tại một thời điểm tuần tự, kiểm tra tín hiệu ra có t−ơng ứng với những minh họa trên hình hay không theo bảng sau:
SW1 SEL. OPERATION FIGURE
4 ON Dòng 0 liên tục Hình 4.12
5 ON Dòng 1 liên tục Hình 4.13
6 ON Dòng 0-1 luân phiên Hình 4.14 7 ON Dòng 4 của 0 và 4 của 1 luân phiên Hình 4.15
- Tín hiệu giả ngẫu nhiên không hiện diện cho cùng với lý do giải thích ở phần thực hành tr−ớc.
- Cũng trong tr−ờng hợp này, bộ mã hóa cung cấp các tín hiệu ra (lối ra OUT+ và OUT-) với 4 bit gắn kết t−ơng ứng với tín hiệu vào.
H×nh 4.12 a) data in, b) OUT+, c) OUT-, d) data out
H×nh 4.13 a) data in, b) OUT+, c) OUT-, d) data out
H×nh 4.14 a) data in, b) OUT+, c) OUT-, d) data out
H×nh 4.15 a) data in, b) OUT+, c) OUT-, d) data out
Q6 Mã CMI đ−ợc lập, khi nào thì tín hiệu mã hóa bằng 0 a. Khi lối vào là một chuỗi toàn 0.
b. Khi tín hiệu CMI và CMI đảo bằng nhau và do đó sai lệch giữa chúng bằng 0. Tr−ờng hợp riêng là khi tín hiệu vào tuần hoàn và giá trị trung bình của chúng bằng 0.
c. Không bao giờ, vì đây là tín hiệu giả ba thành phần.
d. Không bao giờ, vì đây là tín hiệu l−ỡng cực.
Q7 Phát biểu nào sau đây là đúng?
a. Nó đ−a ra vi phạm khi tín hiệu vào bằng 0.
b. Nó không đ−a ra vi phạm nào, nh−ng đ−a ra chu kỳ
đồng hồ cho mỗi giá trị 0 của tín hiệu vào.
c. Nó không đ−a ra vi phạm với chuỗi 0 liên tục, do vậy tín hiệu đồng hồ bộ thu bị mất trong những điều kiện nh− vËy.
d. Nó đ−a ra một chu kỳ đồng hồ cho mỗi khi tín hiệu vào bằng 0, do đó tần số phát tăng, băng tần cần cho việc thu
đúng là rộng hơn và mạch cho sự phục hồi tín hiệu đồng hồ có thể bị mất.
Các nhận xét:
- Chuẩn bị mạch cho hoạt động với lối vào dữ liệu đ−ợc tạo ra từ TEST PATTERN chèn trong khung theo bảng sau:
SWITCH SELECTION OPERATION
SW1-2 ON Dòng 320kb/s
SW1-4 ON Data 0
- Ngắt CHANNEL SIMULATOR để bộ điều khiển đường không đ−ợc nạp bởi trở kháng vào của nó.
JUMPER SELECTION OPERATION
J1 Extracted Mở đ−ờng
- Chuẩn bị các bộ mã hóa theo các loại sau:
+ Mã AMI: không tín hiệu.
+ Mã HDB3 : tín hiệu với sự có mặt của các vi phạm + Mã CMI: tín hiệu với số chuyển trạng thái cao.
+ Hiển thị trên TP24, có thể kiểm tra đ−ợc.
- Sửa lại dữ liệu phát theo nh− bảng sau.
SWITCH SELECTION OPERATION
SW1-4 OFF Data 0
SW1-5 ON Data 1
- Chuẩn bị các bộ mã hóa nh− sau:
+ AMI và HDB3: cùng tín hiệu.
+ CMI: tín hiệu với tần số thấp đ−ợc hiển thị trên TP24, có thể đ−ợc kiểm tra.
+ Sửa lại dữ liệu phát theo nh− bảng sau.
SWITCH SELECTION OPERATION
SW1-5 OFF Data 1
SW1-7 ON Data 4x0/4x1
- Chuẩn bị các bộ mã hóa nh− sau:
+ AMI và HDB3 : kiểm tra việc chèn bit vi phạm thứ 4 trên HDB3 t−ơng ứng với AMI.
+ CMI : tín hiệu với tần số thấp và cao thay đổi luân phiên
đ−ợc hiển thị trên TP24, có thể đ−ợc kiểm tra.