Hình 7.40 - Transistor đơn nối: (a) Cấu tạo, (b) Mô hình, (c) Ký hiệu
Mặc dù transistor đơn nối không phải là một Thyristor, nhưng cấu kiện này có thể kích hoạt các thyristor lớn hơn với một xung kích vào cực cửa B1. Cấu tạo một UJT gồm một thanh bán dẫn Silic loại N có một đầu nối loại P ở chính giữa. Các đầu nối tại hai đầu cuối của thanh bán dẫn được gọi là các cực cửa B1 và B2; điểm nối ở giữa loại P là cực phát (emitter). Khi cực phát hở, điện trở toàn phần là RBB0 (một thông số trong bản thông số (data sheet) của linh kiện) bằng tổng của hai điện trở RB1 và RB2. RBB0 có phạm vi giá trị từ 4-12kΩ tương ứng với các loại cấu kiện khác nhau. Tỷ số cân bằng trong (intrinsic standoff ratio) η là tỷ số của RB1 trên RBBO, nó có giá trị trong khoảng 0,4 – 0,8 đối với các cấu kiện khác nhau. Kí hiệu của UJT được trình bày ở hình vẽ 7.40.
Đường cong đặc tuyến giữa dòng cực phát đơn nối và điện áp được mô tả như sau:
khi VE tăng, dòng IE tăng đến IP (điểm đỉnh – peak point). Sau khi tăng đến điểm đỉnh (IP), trong vùng điện trở âm (negative reisistance region) dòng IE tăng tiếp mặc dù điện áp giảm. Điện áp đạt giá trị nhỏ nhất tại điểm đáy (valley point). Điện trở của RB1, điện trở bão hoà là nhỏ nhất tại điểm đáy.
Nguồn xoay chiều
Đèn
IP và IV là các thông số của bản thông số (data sheet).
Hình 7.41 - Transistor đơn nối: (a) đường cong đặc tuyến phát, (b) Mô hình cho VP
Vớ dụ: 2n2647 cú IP và IV lần lượt tương ứng là 2àA và 4mA. VP là điện ỏp rơi trờn RB1 cộng với một điện áp 0,7V rơi trên điốt; Hình vẽ (b). VV được ước lượng xấp xỉ bằng 10% của VBB.
Ứng dụng của UJT:
UJT được ứng dụng để chế tạo bộ tạo dao động hồi phục (relaxation). Điện áp nguồn cung cấp VBB sẽ nạp điện cho CE qua RE cho đến điểm đỉnh (peak point). Cực phát đơn nối không có tác động gì đến tụ điện cho đến khi điểm đỉnh được đạt tới. Mỗi khi điện áp của tụ (VE) đạt tới điểm điện áp đỉnh VP, điện trở cực phát -cực cửa1 (E-B1) bị nhỏ đi sẽ khiến tụ phóng một cách nhanh chóng. Mỗi khi tụ phóng điện đến dưới điểm đáy VV, điện trở E-B1quay trở lại thành điện trở cao, và tụ điện lại được nạp.
Hình 7.42 - Bộ tạo dao động hồi phục (relaxation oscillator) dùng UJT và các dạng sóng. Bộ tạo dao động điều khiển SCR.
Điể m
Trở kháng âm
Điểm đáy
Bão hòa
Trong khi tụ phóng điện qua điện trở bão hoà E-B1, một xung có thể xuất hiện trên các điện trở tải ngoài B1 và B2 (Hình vẽ 7.42). Điện trở tải tại B1 cần phải nhỏ để không ảnh hưởng đến thời gian phóng điện. Điện trở ngoài tại B2 là tuỳ chọn. Nó có thể được thay thế bởi một ngắn mạch. Tần số xấp xỉ được cho bởi 1/f = T = RC. Biểu diễn chính xác hơn của tần số này được tính như ở hình 7.42 .
Điện trở nạp RE phải giảm đi trong các giới hạn nhất định. Nó buộc phải đủ nhỏ để cho phép dòng IP chảy dựa trên việc nguồn cung cấp VBB nhỏ hơn VP. Nó cũng buộc phải đủ lớn để cung cấp dòng IV dựa trên việc nguồn cung cấp VBB nhỏ hơn VV.
Ví dụ: dùng 2n2647 ta có các phương trình sau đây:
Transistor đơn nối khả trình(Programmable Unijunction Transistor – PUT)
Mặc dù transistor đơn nối trình bày ở trên đã lỗi thời, Transistor đơn nối khả trình vẫn tồn tại tốt. Chi phí chế tạo PUT không đắt và nó đang được sản xuất nhiều. Mặc dù nó vẫn cung cấp chức năng tương tự như UJT, nhưng PUT là thyristor 3 cổng (three terminal thyristor). PUT cũng sử dụng cấu trúc điển hình của thyristor như mô tả trên hình vẽ 7.43 Chú ý rằng cực cửa - một lớp bán dẫn loại N gần anốt, được gọi là cực cửa anốt (anode gate). Hơn nữa, cực cửa ở trên kí hiệu cấu kiện được nối với đầu anốt của kí hiệu.
Hình 7.43 - Transistor đơn nối khả trình( PUT): dường cong đặc tuyến, cấu tạo, kí hiệu.
P P
Đường cong đặc tuyến của PUT như trên hình 7.43 tương tự với đường cong đặc tuyến của UJT. Hình vẽ này biểu diễn mối quan hệ giữa dòng Anốt IA và điện áp anốt VA. Điện áp ở cực cửa sẽ thiết lập, lập trình điện áp đỉnh của anốt VP. Khi dòng anốt tăng lên, điện áp tăng lên đến điểm đỉnh (peak point). Sau đó dòng điện tăng lên kéo theo điện áp giảm xuống, giảm dần tới điểm đáy (valley point).
Hình 7.44 biểu diễn sự tương đương của PUT với UJT. Các điện trở ngoài R1 và R2 của PUT thay thế các điện trở trong RB1 và RB2 tương ứng. Các điện trở này cho phép tính toán tỷ số cân bằng trong (intrinsic standoff ratio) η.
Hình 7.44 - Sự tương đương của PUT với UJT.
Hình vẽ 7.45 dưới đây trình bày phiên bản dùng PUT để chế tạo bộ dao động hồi phục đơn nối (unijunction relaxation oscillator). Điện trở R nạp cho tụ điện cho đến điểm đỉnh (hình vẽ trước), sau đó độ dẫn điện mạnh sẽ di chuyển điểm làm việc xuống sườn trở kháng âm tiến tới điểm đáy. Một đỉnh nhọn dòng (current spike) chảy qua catốt trong thời gian tụ phóng điện, tạo ra một đỉnh nhọn điện áp trên các điện trở catốt. Sau khi tụ phóng điện, điểm làm việc quay trở lại sườn dương tiến về phía điểm đỉnh (peak point).
Hình 7.45 - Bộ tạo dao động hồi phục PUT (PUT relaxation oscillator) Sự tương đương của
UJT
Câu hỏi: Phạm vi các giá trị phù hợp cho R trong hình vẽ 7.45 là bao nhiêu để có bộ dao động hồi phục?
Điện trở nạp phải đủ nhỏ để cung cấp đủ dòng để tăng điện áp trên anốt tới điểm đỉnh VP (hình vẽ trên) trong khi nạp điện cho tụ. Mỗi khi đạt đến giá trị VP, điện áp trên anốt giảm khi dòng điện tăng (vùng điện trở âm), và điểm làm việc sẽ bị di chuyển tới điểm đáy. Nhiệm vụ của tụ điện là cung cấp dòng đáy IV. Mỗi khi tụ phóng điện, điểm làm việc lại quay trở lại sường dương tiến về phía điểm đỉnh (peak point). Điện trở buộc phải đủ lớn do đó nó sẽ chẳng bao giờ cung cấp dòng đáy IP lớn. Nếu điện trở nạp có thể cung cấp dòng lớn như vậy thì điện trở sẽ cung cấp dòng đáy sau khi tụ điện phóng điện và điểm làm việc sẽ chẳng bao giờ quay ngược trở lại trạng thái điện trở cao ở phía bên trái của điểm đỉnh (peak point).
Chúng ta chọn cùng một giá trị VBB=10V như đã chọn cho ví dụ đối với UJT và chọn các giá trị của R1 và R2 sao cho η là khoảng 2/3. Chúng ta tính η và VS. RG là điện trở tương đương của R1, R2 khi chúng mắc song song với nhau, RG chỉ được dùng để thực hiện các lựa chọn từ bảng 7.1. Cùng với VS=10V, giá trị gần nhất với giá trị 6,3V của chúng ta, chúng ta tìm thấy VT=0,6V trong bảng 7.1 và tính VP.
Chúng ta cũng tìm thấy IP và IV, lần lượt là các dòng đỉnh (peak current) và dòng đáy (valley current) trong bảng 7.1. Chúng ta vẫn cần điện áp đáy VV, và chúng ta sử dụng ước lượng VV = 10%VBB, với VBB= 1V (giống như trong ví dụ trước về UJT).
Tham khảo bản thông số (datasheet), chúng ta tìm thấy điện áp phân cực thuận (forward voltage) VF=0,8V tại IF=50mA. Dũng đỏy IV=70àA nhỏ hơn nhiều so với IF=50mA. Do đó, VV buộc phải nhỏ hơn VF=0,8V. Nhưng nhỏ hơn bao nhiêu? Để an toàn chúng ta đặt VV=0V. Điều này sẽ làm tăng giới hạn dưới của phạm vi giá trị của điện trở lên một chút.
Chọn R > 143k đảm bảo rằng điểm làm việc có thể tái lập (reset) từ điểm đáy sau khi tụ phóng điện. R < 755k cho phép nạp tụ lên đến VP ứng với điểm đỉnh.
Bảng 7.1 Các thông số của PUT 2n6027 được lựa chọn, phù hợp với bản thông số (datasheet) của 2n6027.
Thông số Các điều kiện min thông
thường max Đ.vị VT
VS = 10V, RG=1Meg VS = 10V, RG=10k
0.2
0.2 0.7 0.35
V 1.6 0.6 IP
VS = 10V, RG=1Meg VS = 10V, RG=10k
- -
1.25
4.0 2.0 5.0
àA
IV
VS = 10V, RG=1Meg VS = 10V, RG=10k VS = 10V, RG=200Ω
- 70 1500
18 150 -
50 - -
àA
VF IF=50mA - 0.8 1.5 V
Hình 7.46 trình bày một bộ dao động hồi phục (relaxation) PUT với các giá trị điện trở cuối cùng. Một ứng dụng thực tế của PUT là kích hoạt một SCR như đã trình bày.
Mạch này cần một nguồn VBB chưa lọc (không vẽ ở trên mạch) được lấy từ mạch chỉnh lưu cầu để tái lập bộ tạo dao động hồi phục sau mỗi lần đi qua điểm điện áp bằng 0. Biến trở nên có một điện trở tối thiểu mắc nối tiếp với nó để bảo vệ việc thiết lập một mức thấp khỏi bị treo tại điểm đáy.
Hình 7.46 - Bộ tạo dao động hồi phục với các giá trị của linh kiện trong mạch.
PUT điều khiển mạch chỉnh độ sáng của đèn dùng SCR.
Các mạch định thời PUT (PUT timing circuits) có thể sử dụng ở tần số 10kHz. Nếu cần một đường dốc tuyến tính để thay thế cho một đường cong hàm mũ thì thay thế điện
trở nạp bằng một nguồn dòng không đổi chẳng hạn như một điốt dòng không đổi dựa trên FET.
Một PUT thay thế có thể được xây dựng từ một transistor Silic PNP và NPN như được trình bày trong mạch tương đương SCR ở hình 7.47. Trong hình này cổng catốt bị loại bỏ và cổng anốt được sử dụng.