1. Trang chủ
  2. » Giáo Dục - Đào Tạo

Thiết kế và mô phỏng bộ nhớ sram công suất thấp trong công nghệ 45NM

79 9 0

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Tiêu đề Thiết Kế Và Mô Phỏng Bộ Nhớ SRAM Công Suất Thấp Trong Công Nghệ 45NM
Tác giả Hoàng Thanh Tuấn, Ngô Phương Tùng
Người hướng dẫn TS. Võ Minh Huân
Trường học Trường Đại Học Sư Phạm Kỹ Thuật TP.HCM
Chuyên ngành Công Nghệ Kỹ Thuật Máy Tính
Thể loại Đồ Án Tốt Nghiệp
Năm xuất bản 2015
Thành phố Tp. Hồ Chí Minh
Định dạng
Số trang 79
Dung lượng 3,87 MB

Nội dung

Ngày đăng: 27/11/2021, 23:43

Nguồn tham khảo

Tài liệu tham khảo Loại Chi tiết
[1] Trương Th B ch Ngà 5) Điện tử cơ bản Trường ĐHSPKT TP HCM [2] Nguyễn Đình Phú Nguyễn Trường Duy(2013), Kỹ Thuật Số TrườngĐHSPKT TP HCM Sách, tạp chí
Tiêu đề: Kỹ Thuật Số
Tác giả: Nguyễn Đình Phú, Nguyễn Trường Duy
Nhà XB: Trường ĐHSPKT TP HCM
Năm: 2013
[5] Jihye Bong (2010) “Design of Low-Power SRAM for Sub-65-nm CMOS Technologies” Seoul, Korea Sách, tạp chí
Tiêu đề: Design of Low-Power SRAM for Sub-65-nm CMOS Technologies
[6] McGraw-Hill 999) “CMOS Digital Integrated Circuits” Sách, tạp chí
Tiêu đề: CMOS Digital Integrated Circuits
[3] Hà Anh Chung Hồ Quốc Thống 4) Thiết kế mạch tiêu thụ công suất thấp mô phỏng trên phần mềm Cadence Trường ĐHSPKT TP HCM Khác
[7] EEEE482_Lab8_Rev2015_1.doc Khác
[10] www.ee.virginia.edu/~mrs8n/cadence/tutorial1.html Khác

HÌNH ẢNH LIÊN QUAN

Hình 2.14 Sơ đồ khối cơ bản của một SRAM đồng bộ - Thiết kế và mô phỏng bộ nhớ sram công suất thấp trong công nghệ 45NM
Hình 2.14 Sơ đồ khối cơ bản của một SRAM đồng bộ (Trang 32)
Hình 3.5 Tạo một Schematic - Thiết kế và mô phỏng bộ nhớ sram công suất thấp trong công nghệ 45NM
Hình 3.5 Tạo một Schematic (Trang 40)
Hình 3.16 Cửa sổ Analog Design Environment - Thiết kế và mô phỏng bộ nhớ sram công suất thấp trong công nghệ 45NM
Hình 3.16 Cửa sổ Analog Design Environment (Trang 45)
Hình 3.18 Chọn thƣ viện cho mạch - Thiết kế và mô phỏng bộ nhớ sram công suất thấp trong công nghệ 45NM
Hình 3.18 Chọn thƣ viện cho mạch (Trang 46)
Hình 3.20 Chạy file mô phỏng - Thiết kế và mô phỏng bộ nhớ sram công suất thấp trong công nghệ 45NM
Hình 3.20 Chạy file mô phỏng (Trang 47)
Hình 3.21 Mô phỏng dạng sóng mạch Inverter - Thiết kế và mô phỏng bộ nhớ sram công suất thấp trong công nghệ 45NM
Hình 3.21 Mô phỏng dạng sóng mạch Inverter (Trang 47)
Hình 3.23 Tính giá tr dòng điện - Thiết kế và mô phỏng bộ nhớ sram công suất thấp trong công nghệ 45NM
Hình 3.23 Tính giá tr dòng điện (Trang 48)
Hình 3.24 Dạng sóng dòng I - Thiết kế và mô phỏng bộ nhớ sram công suất thấp trong công nghệ 45NM
Hình 3.24 Dạng sóng dòng I (Trang 49)
Hình 3.25 Tính giá tr dòng trung bình - Thiết kế và mô phỏng bộ nhớ sram công suất thấp trong công nghệ 45NM
Hình 3.25 Tính giá tr dòng trung bình (Trang 49)
Hình 3.26 Dòng trung bình I - Thiết kế và mô phỏng bộ nhớ sram công suất thấp trong công nghệ 45NM
Hình 3.26 Dòng trung bình I (Trang 50)
Hình 3.29 Tiến hành tạo Cellview(2) - Thiết kế và mô phỏng bộ nhớ sram công suất thấp trong công nghệ 45NM
Hình 3.29 Tiến hành tạo Cellview(2) (Trang 52)
Hình 4.1 Sơ đồ của một SRAM Cell - Thiết kế và mô phỏng bộ nhớ sram công suất thấp trong công nghệ 45NM
Hình 4.1 Sơ đồ của một SRAM Cell (Trang 54)
Hình 4.2 Mô phỏng một SRAM Cell - Thiết kế và mô phỏng bộ nhớ sram công suất thấp trong công nghệ 45NM
Hình 4.2 Mô phỏng một SRAM Cell (Trang 55)
Hình 4.3 Kết quả mô phỏng một SRAM Cell - Thiết kế và mô phỏng bộ nhớ sram công suất thấp trong công nghệ 45NM
Hình 4.3 Kết quả mô phỏng một SRAM Cell (Trang 55)
Hình 4.4 Mô phỏng mười SRAM Cell thông thường - Thiết kế và mô phỏng bộ nhớ sram công suất thấp trong công nghệ 45NM
Hình 4.4 Mô phỏng mười SRAM Cell thông thường (Trang 56)

TỪ KHÓA LIÊN QUAN

TÀI LIỆU CÙNG NGƯỜI DÙNG

TÀI LIỆU LIÊN QUAN

w