à H TH NG BUS C u trúc liên n i T p h p ñư ng d n k t n i module khác ñư c g i c u trúc liên n i Vi c thi t k c u trúc ph thu c vào nhu c u trao ñ i gi a module " ! # Các ho t ñ ng truy n thư ng xuyên Memory ñ n CPU CPU ñ n Memory I/O ñ n CPU CPU ñ n I/O I/O Memory $ Liên k t bus Bus m t n g m nhi u ñư ng thông tin k t n i hai hay nhi u thi t b Đ c tính quan tr ng nh t c a bus : bus m t môi trư ng truy n d n chia s Song song Máy tính ch a m t s bus khác cung c p ñư ng n i gi a thành ph n t i m c khác t ch c phân c p c a máy tính % ' ' # M t bus n i thành ph n ch ch t c a máy tính ñư c g i bus h th ng (system bus) Có nhi u thi t k cho system bus B t kỳ thi t k có ba nhóm : Data Address Control & ! ) ( á" ñư ng ñi u +' Ghi b nh" Đ c b nh" Ghi I/O Đ c I/O Truy n báo nh n ACK Yêu c u bus C p bus Yêu c u ng#t Đ nh th i Reset thông thư # * $ Ho t ñ ng c a bus M t module mu n truy n data ph$i làm hai ñi u: l y quy n dùng bus truy n d li u qua bus M t module mu n l y data t% module khác l y quy n dùng bus g&i yêu c u ñ n module qua ñư ng ñi u n ñ a ch' thích h p ñ i , Phân c p ña bus Khi s thi t b k t n i vào bus nhi u, hi u su t máy tr( nên sa sút b(i hai lý do: tr) truy n l"n_ th i gian ñ l y quy n dùng bus _vì ñi u n ñư c chuy n t% thi t b sang thi t b khác Bus b ngh+n t ng yêu c u truy n ñ t m c gi"i h n c a bus; N u dùng bus r ng hơn, t c ñ cao hơn? % Phân c p ña bus… Gi$i pháp cho v n ñ dùng nhi u bus Local bus: k t n i CPU v"i b nh" cache có th h1 tr k t n i cho m t hay nhi u thi t b c c b B ñi u n cache không ch' k t n i ñ n local bus mà k t n i ñ n system bus System bus: k t n t t t c$ module b nh" Expansion bus: m c dù có th k t n i nhi u I/O controller vào system bus Nhưng gi$i pháp hi u qu$ dùng m t hay nhi u bus m( r ng Giao ti p bus m( r ng ñ m d li u truy n gi a system bus v"i I/O controller bus m( r ng Đi u cách ly ñư c lu ng lưu lư ng Ú "' " '" / + - " " 0 ( # & 5/ Ú 7Ă/ ! 0!77 " 0 '" "' # Card ñ h a ,$ #'40 -)/ ! ( # Các ñ c trưng c a bus Lo i bus Phương pháp phân x& Timing B r ng D ng truy n data $ ( - Không ghép kênh: ñư c gán c ñ nh cho m t ch c hay m t nhóm thi t b Ví d Ưu ñi m Khuy t ñi m Ghép kênh th i gian: bus ñư c dùng cho nhi u ch c Ví d Ưu ñi m Khuy t ñi m % Phương pháp phân x& bus Trong h u h t h th ng có nhi u module c n ph$i ñi u n vi c dùng bus Ví d I/O module mu n ñ c ghi data tr?c ti p v"i b nh" không qua CPU M1i lúc Bus ch' ph c v m t ñơn v C p bus cho ñơn v vào th i ñi m nào? Phân thành hai nhóm phương pháp: T p trung: dùng bus controller hay arbiter , phân ph i th i gian, arbiter có th m t module tách bi t thành ph n c a CPU Phân b : m1i module ch a m t access control logic, chúng tương tác v"i ñ chia s bus M c ñích c a phân x& bus b nhi m m t thi t b CPU hay I/O module làm master Master có th kh(i ñ ng ñ c/ghi data v"i thi t b khác Các thi t b ñư c ñ c hay ghi ñó ñư c g i slave & * # Timing ñ c p ñ n phương pháp ñó s? ki n ñư c ph i h p bus Đ ng b : di)n bi n s? ki n ñư c xác ñ nh theo m t ñ ng h (clock) Bus có m t ñư ng clock truy n tr ng thái luân phiên liên t c Vi c truy n 1-0 ñư c xem m t chu kỳ ñ ng h hay chu kỳ bus, qua ñó xác ñ nh m t khe th i gian T t c$ thi t b bus ñ u th y clock T t c$ s? ki n ñ u b#t ñ u t i ñ u c a chu kỳ bus Các tín hi u bus có th thay ñ i t i sư n c a xung clock H u h t s? ki n ñ u chi m m t chu kỳ ( Timing ñ ng b " "+ ) )"+ * , #… Timing b t ñ ng b : xu t hi n s? ki n di)n sau ph thu c vào s? xu t hi n c a m t s? ki n khác Cho phép m t h1n h p thi t b nhanh ch m khác nhau, dùng kC thu t cũ m"i chia s bus , 08/ 008/ ) - #1 B r ng c a data bus $nh hư(ng ñ n hi u su t c a h th ng: data bus r ng s lư ng bit truy n ñi m t l n l"n B r ng c a addr bus $nh hư(ng ñ n dung lư ng c a h th ng: addr bus r ng d$i v trí ñ a ch' hóa l"n # Có m t s d ng th c truy n data khác mà bus h1 tr T t c$ bus ñ u h1 tr c$ ghi (master slave) ñ c (slave master) Trong trư ng h p ghép kênh addr/data: trư"c tiên bus ñư c dùng ñ ch' addr sau ñó ñư c dùng truy n data Trong ho t ñ ng ñ c thư ng ph$i ñ i l y data t% slave ñ t lên bus Trong c$ hai ho t ñ ng ñ c ghi ñ u ph$i m t th i gian l y ñi u n bus Ghép kênh addr/data ' Address (chu kỳ ñ u) Đ " ) ' # 9"' +ỳ ' ' : # … Trong trư ng h p không ghép kênh: data bus addr bus ñư c c p riêng ñư ng Đ a ch' ñư c ñ t lên addr bus trì data ñư c ñưa lên data bus Trong ho t ñ ng ghi, data ñư c ñưa lên data bus sau ñ a ch' ñã n ñ nh addr bus slave ñã nh n ñ a ch'.Trong ho t ñ ng ñ c, slave s+ ñ t data lên data bus nh n ñ a ch' c a ñã l y ñư c data $ Data addr ñư c master g&i m t chu kỳ lên ñư ng khác bi t ) ' ' # ) Đ " % # … Có m t s ho t ñ ng ph i h p bus: Đ c-ghi: ñơn gi$n m t ho t ñ ng ñ c ghi l i t c t i ñ a ch' Đ a ch' ñư c công b m t l n vào th i ñi m ban ñ u Ho t ñ ng không th chia s , nhHm ngăn ch n b t kỳ truy xu t ñ i v"i ph n t& d li u t% master khác NhHm b$o v b nh" h th ng ña chương Đ c sau ghi: m t ho t ñ ng không th chia s g m có ghi sau ñó ñ c l i t i ñ a ch' M c ñích ki m tra & ) Đ "4#' ) Đ " +' #' ( # M t s h th ng bus h1 tr truy n data d ng kh i Trong trư ng h p này, m t chu kỳ ñ a ch' v"i nhi u chu kỳ d li u theo sau Ph n d li u ñ u ñư c ñ t vào ñ a ch' xác ñ nh ñó, ph n sau ñư c ñ t vào v trí ñ a ch' k ti p ) * $ BÀI 11B ;à ' , 6'á FSB tên ch' bus ñ a ch' bus data c a CPU ñư c dùng tài li u c a nhà ch t o Thu t ng thư ng ñư c dùng mainboard c a máy PC ngày Ít ñư c dùng h th ng nhúng FSB ñóng vai trò k t n i gi a CPU ph n l i c a ph n c ng máy tính qua m t chipset Chipset tên ñ ch' m t nhóm vi m ch (chip) ñ c bi t, chúng ñư c thi t k ñ làm vi c Chipset thư ng ñư c chia thành hai ph n, g i chipset c u b#c chipset c u nam Chipset ñi m k t n i cho t t c$ bus khác th ng Các bus PCI, AGP memory bus ñ u k t n i ñ n chipset ñ d li u chuy n qua l i gi a thi t b ñư c k t n i H th ng bus th c p ch y v"i t c ñ ñư c suy t% FSB clock, không c n ñ ng b % 6'á : FSB bus mang data address gi a CPU chip c u b#c Tùy vào b x& lý ñư c dùng, m t s máy tính có back side bus n i CPU v"i Caches, bus cache ñư c n i vào ñó ho t ñ ng nhanh truy xu t b nh" h th ng qua FSB & T c ñ FSB Băng thông hay thông lư ng t i ña c a FSB ñư c xác ñinh b(i tích c a b r ng ñ%ơng d n data, t n s clock s l n truy n m t chu kỳ Ví d data path=32bit, FSB clock=100MHz l n truy n/clock băng thông 1600Mbps T n s ho t ñ ng c a CPU ñư c xác ñ nh b(i m t b nhân clock, nhân t c ñ c a FSB Ví d t c ñ CPU 3200 MHz dùng FSB 400 MHz, có nghĩa CPU ñư c ñ t ch y v"i t c ñ g p l n t c ñ FSB BHng cách thay ñ i FSB hay b nhân clock có th l y t c ñ CPU khác Cài ñ t t c ñ FSB liên quan tr?c ti p ñ n t c ñ b nh" Thông th% ng memory bus FSB có t c ñ bHng Tuy nhiên, h th ng m"i t' s có th 5:4, có nghĩa t c ñ bus b nh" ch y g p 5/4 l n FSB, ví d FSB 400MHz t c ñ bus b nh" 500MHz, ñi u ñ?ơc xem h th ng b t ñ ng b Ưu khuy t ñi m Công ngh FSB có ưu ñi m linh ho t giá thành th p Không có gi"i h n s lương CPU ñư c ñ t lên FSB, cho dù hi u su t s+ không thay ñ i m t cách n tính xuyên qua CPU g#n thêm (do c chai) Ban ñ u, FSB m t trung tâm cho t t c$ thi t b h th ng CPU Nh ng năm g n ñây b#t ñ u xu t hi n khuynh hư"ng dùng bus ñi m n i ñi m ñ c l p FSB b AMD ch' trích m t công ngh ch m ch p l c h u nguyên nhân c a c chai máy tính Trong m t CPU t c ñ cao có th th?c thi ch' th v"i t c cao, không th n p ch' th nhanh mong mu n truy xu t b nh" thi t b I/O b gi"i h n b(i FSB $ ( 2í ' ' $7 # '?" # )4* ' % & * ( 1.Tìm hi u ho t ñ ng truy n d li u PCI 2.Tìm hi u ho t ñ ng phân x& bus PCI * , ... Liên k t bus Bus m t n g m nhi u ñư ng thông tin k t n i hai hay nhi u thi t b Đ c tính quan tr ng nh t c a bus : bus m t môi trư ng truy n d n chia s Song song Máy tính ch a m t s bus khác... nh n ACK Yêu c u bus C p bus Yêu c u ng#t Đ nh th i Reset thông thư # * $ Ho t ñ ng c a bus M t module mu n truy n data ph$i làm hai ñi u: l y quy n dùng bus truy n d li u qua bus M t module mu... y quy n dùng bus _vì ñi u n ñư c chuy n t% thi t b sang thi t b khác Bus b ngh+n t ng yêu c u truy n ñ t m c gi"i h n c a bus; N u dùng bus r ng hơn, t c ñ cao hơn? % Phân c p ña bus Gi$i pháp