BỘ CÔNG THƯƠNG TRƯỜNG ĐẠI HỌC KINH TẾ - KỸ THUẬT CÔNG NGHIỆP KHOA ĐIỆN - ĐIỆN TỬ - BỘ MÔN ĐIỆN TỬ BÀI GIẢNG THIẾT KẾ SỐ DÙNG NGÔN NGỮ MÔ TẢ PHẦN CỨNG Đối tượng: HSSV trình độ Đại học, Cao đẳng, TCCN Ngành đào tạo: Dùng chung cho Khối ngành Công nghệ Lưu hành nội bộ 1 BỘ CÔNG THƯƠNG TRƯỜNG ĐẠI HỌC KINH TẾ- KỸ THUẬT CÔNG NGHIỆP KHOA ĐIỆN - ĐIỆN TỬ *** ĐỀ CƯƠNG CHI TIẾT HỌC PHẦN THIẾT KẾ SỐ DÙNG NGÔN NGỮ MÔ TẢ PHẦN CỨNG (Theo phương thức đào tạo theo học chế tín chỉ) Số tín chỉ : 02 Ngành đào tạo : CÔNG NGHỆ ĐIỆN TỬ VIỄN THÔNG Trình độ đào tạo : ĐẠI HỌC - Năm 2012 - 2 BỘ CÔNG THƯƠNG CỘNG HOÀ XÃ HỘI CHỦ NGHĨA VIỆT NAM Trường Đại học Kinh tế - Kỹ thuật Công nghiệp Độc lập- Tự do- Hạnh phúc CHƯƠNG TRÌNH TRÌNH ĐỘ ĐẠI HỌC NGÀNH ĐÀO TẠO: CÔNG NGHỆ ĐIỆN TỬ VIỄN THÔNG ĐỀ CƯƠNG CHI TIẾT HỌC PHẦN 1. Tên học phần: Thiết kế số dùng ngôn ngữ mô tả phần cứng Mã số: 2. Số tín chỉ : 02 3. Tính chất học phần: Bắt buộc. 4. Học phần thay thế, tương đương: Không. 5. Phân bổ thời gian giảng dạy trong học kỳ: 2(26, 8, 3)/ 12 (12 tuần thực học) - Số tiết thực lên lớp: 34 tiết.  Lý thuyết: 26 tiết chuẩn.  Thảo luận: 8 tiết - Số giờ sinh viên tự học: 4 giờ/tuần x 12 tuần = 48 giờ. 6. Đánh giá: Theo quy chế và quy định của Nhà trường. 7. Điều kiện học: - Học phần tiên quyết: Không. - Học phần học trước: - Học phần song hành: Không - Ghi chú khác: 8. Mục tiêu của học phần: Trang bị cho sinh viên những công cụ chính (các phần mềm chuyên dụng) phục vụ cho thiết kế, tự động thiết kế các vi mạch chuyên dụng và các hệ điều hành, chương trình dịch tương ứng. 9. Mô tả vắn tắt nội dung học phần: Trang bị cho người học những kiến thức mới về tối thiểu hoá hàm logic, các phương pháp biểu diễn và thiết kế mạch dãy. Và cuối cùng là phương pháp thiết kế dùng vi mạch (ROM, PLA, GAL, MUX ). 10. Nhiệm vụ của Sinh viên: - Dự lớp đầy đủ, đúng giờ - Thực hiện tốt các bài tập theo yêu cầu của giáo viên 3 - Phải đọc và nghiên cứu trước giáo trình, tài liệu tham khảo, chuẩn bị các ý kiến đề xuất khi nghe giảng. 11. Tài liệu học tập: Bài giảng "Thiết kế vi mạch VLSI và ASIC”- Trường ĐH KT-KT CN 12.Tài liệu tham khảo: [1] Một số Ebook VHDL [2] Thiết kế VLSI và ASIC, NXB Giáo dục, 2000. [3] Tống Văn On, Nguyên lý mạch tích hợp ASIC lập trình được, Tập 1, 2, NXB TK. [4] Thiết kế mạch logic – Nguyễn Thuý Vân 13. Tiêu chuẩn đánh giá Sinh viên: - Theo quyết định số 43/2007/QĐ-BGD&ĐT ngày 15 tháng 08 năm 2007 của Bộ trưởng Bộ Giáo dục và Đào tạo. - Theo quyết định số 25/2006/QĐ-BGD&ĐT ngày 26 tháng 06 năm 2006 của Bộ trưởng Bộ Giáo dục và Đào tạo. - Theo quyết định số 29/QĐ-ĐHKTKTCN ngày 09 tháng 10 năm 2007 của Hiệu trưởng Trường Đại học Kinh tế - Kỹ thuật Công nghiệp. - Hình thức thi kết thúc học phần: Thi viết 14. Cán bộ tham gia giảng dạy Là giáo viên cơ hữu, giáo viên kiêm nhiệm, giáo viên thỉnh giảng do Khoa, Bộ môn quản lý, phân công giảng dạy khi có đủ các điều kiện, tiêu chuẩn, được Hiệu trưởng duyệt. 14.1. Giảng lý thuyết Giảng viên có học vị từ Thạc sỹ trở lên, có kinh nghiệm trong giảng dạy hoặc hướng dẫn thảo luận, được Bộ môn phân công. 14.2. Hướng dẫn làm bài tập, bài tập lớn, thảo luận, thực hành môn học, thí nghiệm, tiểu luận. Là giảng viên, giáo viên có học vị từ Cử nhân trở lên, có kinh nghiệm trong giảng dạy hoặc hướng dẫn thảo luận, được Bộ môn phân công. 15. Nội dung chi tiết học phần (2 tiết/tuần) Tuần thứ Nội dung Tài liệu học tập, tham khảo Hình thức học 1 Chương 1: Các loại mã sử dụng thiết kế mạch bằng VHDL 1.1. Giới thiệu công nghệ thiết kế mạch bằng VHDL 1.1.1. Ứng dụng của công nghệ thiết kế mạch bằng VHDL 1.1.2. Quy trình thiết kế mạch bằng VHDL 1.1.3. Công cụ EDA 1,2,3 Giảng 4 1.1.4. Chuyển mã VHDL vào mạch 1.2. Cấu trúc mã thiết kế mạch bằng VHDL 1.2.1. Các đơn vị VHDL cơ bản 1.2.2. Khai báo Library 1.2.3. Entity ( thực thể) 1.2.4. ARCHITECTURE ( cấu trúc) 1.2.5. Các ví dụ 2 Chương 2: Cơ sở lý thuyết 2.1. Các cơ sở vi điện tử và giới thiệu công nghệ MOS 2.1.1. Giới thiệu công nghệ IC 2.1.2. Quan hệ giữa MOS và công nghệ VLSI 2.1.3. Các chế độ làm việc của MOS transitor 2.1.4. Chế tạo nMOS và CMOS 2.2. Các thuộc tính điện cơ bản của mạch MOS và BiMOS 2.2.1. Quan hệ giữa dòng điện và điện áp 2.2.2. Điện áp ngưỡng của MOS transitor 2.2.3. Độ hỗ dẫn 2.2.4. nMOS đảo 2.2.5. CMOS đảo 2.2.6. Thuộc tính của transitor npn lưỡng cực 1,2,3 Giảng 3 Chương 3: Quy trình thiết kế hê thống VLSI 3.1. Công nghệ chế tạo CMOS và các qui tắc thiết kế 3.1.1. Giới thiệu 3.1.2. Các bước chế tạo 3.1.3. Các qui tắc thiết kế 3.2. Bố trí hệ thống 3.2.1. Giới thiệu 3.2.2. Qui tắc bố trí CMOS và CMOS đảo 3.2.3. Bố trí các cổng NAND và NOR của CMOS 3.2.4. Thiết kế các cổng logic phối hợp của CMOS 3.3. Các thông số ảnh hưởng hiệu suất của hệ thống 3.3.1. Điện dung MOSFET 3.3.2. Điện dung bề mặt 1,2,3 Giảng 5 3.3.3. Điện dung ký sinh 3.3.4. Điện trở các mối nối 3.3.5. Trễ 4 Bài tập chương 1,2 1,2,3 Thảo luận 5 3.4. Thu nhỏ mạch MOS 3.4.1. Mô hình thu nhỏ và hệ số thu nhỏ 3.4.2. Hệ số thu nhỏ cho các thông số của hệ thống 3.4.3. Giới hạn của việc thu nhỏ 3.4.4. Kiểm tra hệ thống 3.4.5. Giới thiệu 3.4.6. Qui tắc thập phân 3.4.7. Các lỗi thường gặp của CMOS 3.4.8. Kiểm tra mạch logic phối hợp 3.4.9. Công nghệ thiết kế quét 1,2,3 Giảng 6 Chương 4: Công nghệ FPGA 4.1. Tổng quan về FPGA 4.1.1. Quá trình hình thành FPGA 4.1.2. Giới thiệu về FPGA 4.1.3. Khả năng ứng dụng của FPGA 4.1.4. Một số hình ảnh về Board FPGA 4.2. Cơ sở lý thuyết về các mạch lập trình được 4.2.1. Phân loại cấu trúc 4.2.2. Các thành phần cấu trúc 4.2.3. Khối logic lập trình được 4.2.4. Khối I/O 4.2.5. Cell nhớ cấu hình 4.2.6. Kết nối và điểm kết nối 4.3. Tổng quan về cấu trúc FPGA 4.4. Các công nghệ chế tạo FPGA 4.5. Lựa chọn FPGA phù hợp với thiết kế 4.6. Quá trình lập trình FPGA 1,2,3 Giảng 7 Chương 5: Công nghệ thiết kế ASIC 5.1. Tổng quan về ASIC 5.1.1. Sự phát triển công nghệ bán dẫn 5.1.2. Sự ra đời của công nghệ ASIC 5.2. Phân loại ASIC 1,2,3 Giảng 6 5.3. Một số dòng sản phẩm tiêu biểu hiện nay 5.3.1. Các sản phẩm của Xilinx 5.3.2. Các sản phẩm của Actel 5.3.3. Các sản phẩm của Altera 5.4. Qui trình thiết kế ASIC tổng quát 5.4.1. Đầu vào thiết kế ASIC 5.4.2. Đầu vào thiết kế logic mức thấp 5.4.3. Tổng hợp logic 5.4.4. Mô phỏng 5.4.5. Thử nghiệm ASIC 8 Bài tập chương 3,4 1,2,3 Thảo luận 9 5.4.6. Phân chia hệ thống 5.4.7. Lên sơ đồ mặt bằng bố trí các khối (floorplanning) và sắp đặt bố trí các phần tử logic trên từng khối (placement) 5.4.8. Định tuyến các đường kết nối (routing) 5.5. Một số mô hình thiết kế ASIC trên thế giới 5.5.1. Qui trình thiết kế của IBM 5.5.2. Qui trình thiết kế của hãng K-micro 1,2,3 Giảng 10 Chương 6: Quy trình thiết kế ASIP 6.1. Tổng quan về ASIP 6.1.1. Hệ nhúng - Embedded system 6.1.2. ASIC, ASIP và hệ nhúng 6.1.3. Sự nổi trội của ASIP 6.2. Các mức thiết kế một hệ thống số 6.3. Các phương pháp thiết kế ASIP 6.3.1. Phương pháp sử dụng lại các lõi CPU off-the-shelf 6.3.2. Phương pháp thiết kế lõi CPU dùng riêng 6.3.3. Chi tiết phương pháp sử dụng lại các lõi CPU off-the-shelf 1,2,3 Giảng 11 6.4. Đồng thiết kế phần cứng/phần mềm 6.4.1. Đặc tả các hành vi của hệ thống 6.4.2. Đánh giá phân tích về hệ thống 6.4.3. Phân chia hệ thống 1,2,3 Giảng 7 6.4.4. Tinh lọc các đặc tả 6.4.5. Tổng hợp phần cứng, biên dịch phần mềm. 6.4.6. Đồng tổng hợp và Mô phỏng 6.5. Các bài toán tối ưu trong quá trình thiết kế ASIP 6.5.1. Tối ưu hoá kích thước CPU và memory trong các thiết kế hệ thống nhúng 6.5.2. Đánh giá độ rộng của tập các thanh ghi trong thiết kế ASIP 6.6. Một vài công cụ trong hỗ trợ thiết kế ASIP 6.6.1. Bộ tổng hợp processor và sinh trình biên dịch Satsuki 6.6.2. Trình biên dịch encc 6.6.3. SystemC 6.7. CASLE 1,2,3 Giảng 13 Bài tập, thảo luận chương 5, 6 1,2,3 Thảo luận 16. Bài tập lớn 17. Phần thí nghiệm Đề cương chi tiết này đã được thông qua bộ môn làm cơ sở giảng dạy cho các lớp hệ đại học của các ngành và chuyên ngành nêu trên. Khoa Tổ bộ môn …………, ngày … tháng … năm 2007 Người biên soạn 8 MỤC LỤC - Năm 2012 2 1.1. Giới thiệu công nghệ thiết kế mạch bằng VHDL 13 1.1.1. Ứng dụng của công nghệ thiết kế mạch bằng VHDL 13 1.1.2. Quy trình thiết kế mạch bằng VHDL 13 Bước 2: Nhấp nút Start bên trái cửa sổ để nạp tệp cấu hình này xuống FPGA. Sau khi nạp thành công xuống FPGA, hãy kiểm tra mạch điện này thực hiện trên FPGA có chạy đúng theo chức nămg mong muốn hay không bằng cách dùng các chuyển mạch SW0 và SW1 để nhập đầu vào rồi quan sát đầu ra hiển thị trên LEDG0 11 1.1.3. Công cụ EDA 11 1.1.4. Chuyển mã VHDL vào mạch 12 1.2. Cấu trúc mã thiết kế mạch bằng VHDL 14 1.2.1. Các đơn vị VHDL cơ bản 14 1.2.2. Khai báo Library 14 1.2.3. Entity ( thực thể) 16 1.2.4. ARCHITECTURE ( cấu trúc) 16 1.2.5. Các ví dụ 20 Chương 2 25 2.1. Các kiểu dữ liệu thường dùng 25 2.1.1. Các kiểu dữ liệu tiền định nghĩa 25 2.1.2. Các kiểu dữ liệu người dùng định nghĩa 28 2.1.3. Các kiểu con (Subtypes) 29 2.1.4. Mảng (Arrays) 30 2.1.5. Mảng cổng ( Port Array) 32 2.1.6. Kiểu bản ghi (Records) 34 2.1.7. Kiểu dữ liệu có dấu và không dấu ( Signed and Unsigned) 34 2.1.8. Chuyển đổi dữ liệu 35 2.1.10. Signal và Variable 37 a. CONSTANT 37 b. SIGNAL 38 c. VARIABLE 39 2.1.11. Các ví dụ 40 * Ví dụ 1: Sự phân chia đối với các kiểu dữ liệu 40 2.2. Các toán tử và thuộc tính 46 2.2.1. Toán tử 46 a-Toán tử gán 46 2.2.2. Thuộc tính 47 c-Thuộc tính được định nghĩa bởi người dùng 48 d-Chồng toán tử 49 e-GENERIC 49 2.2.3. Các Ví dụ 50 NỘI DUNG BÀI GIẢNG LÝ THUYẾT 55 9 3.1. Các câu lệnh thực hiện song song 55 3.1.1. Mạch tổ hợp và mạch dãy 55 3.1.2. Mã song song và mã tuần tự 55 3.1.3. Sử dụng các toán tử 56 3.1.4. Mệnh đề WHEN 57 3.1.5. GENERATE 64 3.1.6. BLOCK 66 3.2. Câu lệnh tuần tự 68 3.2.1. PROCESS 68 3.2.2. Signals và Variables 70 3.2.3. Câu lệnh IF 70 3.2.4. Câu lệnh WAIT 72 3.2.5. Câu lệnh CASE 75 3.2.6. Câu lệnh LOOP 79 3.2.7. Bad Clocking 84 THIẾT KẾ MẠCH LOGIC TỔ HỢP 89 4.1. Mạch mã hoá - mạch giải mã 89 4.1.1.Thiết kế mạch mã hoá 89 4.1.2. Thiết kế mạch giải mã 92 4.2. Mạch đa hợp - mạch giải đa hợp 96 4.2.1. Thiết kế mạch đa hợp 96 4.2.2. Thiết kế mạch giải đa hợp 97 2. Chuẩn bị lý thuyết chương tiếp thep 98 Chương 5 99 5.1. Thiết kế các loại Flip-Flop 99 5.1.1. Thiết kế Flip-Flop loại JK 99 5.1.2. Thiết kế flip-flop D có Enable 101 5.2. Thiết kế thanh ghi 102 5.2.1. Thanh ghi dịch 4 bit 103 5.2.2. Thanh ghi dịch 8 bit 105 5.1.3. Thiết kế mạch điều khiển 8 LED sáng dần - tắt dần 106 5.3. Thiết kế mạch đếm 108 5.3.1. Thiết kế mạch đếm vòng 8 bit 108 5.3.2. Thiết kế mạch đếm nhị phân 111 5.3.3. Thiết kế mạch đếm BCD và giải mã hiển thị LED thanh 112 2. Ôn tập tổng kết môn học 117 10 [...]... là ngôn ngữ mô tả phần cứng cho các mạch tích hợp tốc độ rất cao VHDL được phát triển để giải quyết các khó khăn trong việc phát triển, thay đổi và lập tài liệu cho các hệ thống số VHDL là một ngôn ngữ độc lập không gắn với bất kỳ một phương pháp thiết kế, một bộ mô tả hay công nghệ phần cứng nào Người thiết kế có thể tự do lựa chọn công nghệ, phương pháp thiết kế trong khi chỉ sử dụng một ngôn ngữ. .. độc lập với công nghệ chế tạo phần cứng Một mô tả hệ thống dùng VHDL thiết kế ở mức cổng có thể được chuyển thành các bản tổng hợp mạch khác nhau tuỳ thuộc công nghệ chế tạo phần cứng mới ra đời nó được áp dụng ngay cho các hệ thống đã thiết kế - Khả năng mô tả mở rộng: VHDL cho phép mô tả hoạt động của phần cứng từ mức hệ thống số cho đến mức cổng VHDL có khả năng mô tả hoạt động của hệ thống trên... ta có thể mô phỏng một bản thiết kế bao gồm cả các hệ con được mô tả chi tiết - Khả năng trao đổi kết quả: Vì VHDL là một tiêu chuẩn được chấp nhận, nên Một mô hình VHDL có thể chạy trên mọi bộ mô tả đáp ứng được tiêu chuẩn VHDL Các kết quả mô tả hệ thống có thể được trao đổi giữa các nhà thiết kế sử dụng công cụ thiết kế khác nhau nhưng cùng tuân theo tiêu chuẩn VHDL Cũng như một nhóm thiết kế có thể... tả kiến trúc của một phần tử ( hoặc hệ thống) đó là mô hình hoạt động (Behaviour) hay mô tả theo mô hình cấu trúc (Structure) Tuy nhiên một hệ thống có thể bao gồm cả mô tả theo mô hình hoạt động và mô tả theo mô hình cấu trúc • Mô tả kiến trúc theo mô hình hoạt động: Mô hình hoạt động mô tả các hoạt động của hệ thống (hệ thống đáp ứng với các tín hiệu vào như thế nào và đưa ra kết quả gì ra đầu ra)... End process; END arc_behavioral; • Mô tả kiến trúc theo mô hình cấu trúc: Mô hình cấu trúc của một phần tử (hoặc hệ thống) có thể bao gồm nhiều cấp cấu trúc bắt đầu từ một cổng logic đơn giản đến xây dựng mô tả cho một hệ thống hoàn thiện Thực chất của việc mô tả theo mô hình cấu trúc là mô tả các phần tử con bên trong hệ thống và sự kết nối của các phần tử con đó Mô tả cú pháp: architecture identifier... cụ thiết kế cung cấp việc truyền thông tin liền mạch giữa Quartus với các công cụ thiết kế phần cứng EDA khác Quartus II cũng có thể đọc các file mạch (netlist) EDIF chuẩn, VHDL và Verilog HDL cũng như tạo ra các file netlist này - Quartus II có môi trường thiết kế đồ họa giúp nhà thiết kế dễ dàng viết mã, biên dịch, soát lỗi, mô phỏng NỘI DUNG BÀI GIẢNG LÝ THUYẾT 1.1 Giới thiệu công nghệ thiết kế. .. thiết kế có thể trao đổi mô tả mức cao của các hệ thống con trong một hệ thống lớn (trong đó các hệ con đó được thiết kế độc lập) - Khả năng hỗ trợ thiết kế mức lớn và khả năng sử dụng lại các thiết kế: VHDL được phát triển như một ngôn ngữ lập trình bậc cao, vì vậy nó có thể được sử dụng để thiết kế một hệ thống lớn với sự tham gia của một nhóm nhiều người Bên trong ngôn ngữ VHDL có nhiều tính năng...  Phần mềm Quartus II sử dụng bộ tích hợp NativeLink @ với các công cụ thiết kế cung cấp việc truyền thông tin liền mạch giữa Quartus với các công cụ thiết kế phần cứng EDA khác  Quartus II cũng có thể đọc các file mạch (netlist) EDIF chuẩn, VHDL và Verilog HDL cũng như tạo ra các file netlist này  Quartus II có môi trường thiết kế đồ họa giúp nhà thiết kế dễ dàng viết mã, biên dịch, soát lỗi, mô. .. lựa chọn công nghệ, phương pháp thiết kế trong khi chỉ sử dụng một ngôn ngữ duy nhất VHDL có một số ưu điểm hơn so các ngôn ngữ mô phỏng phần cứng khác hẳn là: - Khả năng được hỗ trợ bởi nhiều công nghệ và nhiều phương pháp thiết kế: VHDL cho phép thiết kế bằng nhiều phương pháp ví dụ phương pháp thiết kế từ trên xuống, hay từ dưới lên dựa vào các thư viện sẵn có VHDL cũng hỗ trợ cho nhiều loại công... phỏng Với Quartus có thể kết hợp nhiều kiểu file trong 1 dự án thiết kế phân cấp Có thể dùng bộ công cụ tạo sơ đồ khối (Quartus Block Editor) để tạo ra sơ đồ khối mô tả thiết kế ở mức cao, sau đó dùng các sơ đồ khối khác, các bản vẽ như: AHDL Text Design Files (.tdf), EDIF Input Files (.edf), VHDL Design Files (.vhd), and Verilog HDL Design Files (.v) để tạo ra thành phần thiết kế mức thấp Quartus II . HỌC PHẦN 1. Tên học phần: Thiết kế số dùng ngôn ngữ mô tả phần cứng Mã số: 2. Số tín chỉ : 02 3. Tính chất học phần: Bắt buộc. 4. Học phần thay thế, tương đương: Không. 5. Phân bổ thời gian giảng. NGHIỆP KHOA ĐIỆN - ĐIỆN TỬ - BỘ MÔN ĐIỆN TỬ BÀI GIẢNG THIẾT KẾ SỐ DÙNG NGÔN NGỮ MÔ TẢ PHẦN CỨNG Đối tượng: HSSV trình độ Đại học, Cao đẳng, TCCN Ngành đào tạo: Dùng chung cho Khối ngành Công. thống số. VHDL là một ngôn ngữ độc lập không gắn với bất kỳ một phương pháp thiết kế, một bộ mô tả hay công nghệ phần cứng nào. Người thiết kế có thể tự do lựa chọn công nghệ, phương pháp thiết kế