CẤU TẠO MẠCH ĐIỆN CỔNG LOGIC
Tìm hiểu về mạch điện cổng logic
1.1.1 Các họ IC cổng logic
Hầu hết các vi mạch kỹ thuật số được sản xuất từ các linh kiện lưỡng cực hoặc linh kiện hiệu ứng trường Các họ cổng logic có sự đa dạng về tên gọi và ký hiệu, tạo nên sự phong phú trong thiết kế vi mạch.
Các họ cổng logic xây dựng dựa trên việc tích hợp các linh kiện lưỡng cực bao gồm:
Các họ cổng logic xây dựng dựa trên việc tích hợp các linh kiện hiệu ứng trường bao gồm:
PMOS (sử dụng mosfet kênh P)
NMOS (sử dụng mosfet kênh N)
CMOS (sử dụng cả 2 loại mosfet kênh N và kênh P)
Một họ cổng logic được xây dựng dựa trên việc tích hợp cả 2 loại linh kiện lương cực và hiệu ứng trường là: Bi - MOS
Ba họ cổng logic DL, RTL và DTL là những cổng logic đầu tiên được phát triển, đóng vai trò quan trọng trong lịch sử của điện tử số.
Tuy nhiên, ba cổng logic này đã trở nên lỗi thời và ít được sử dụng do sự xuất hiện của các cổng logic TTL Hiện nay, cổng PMOS và I2L chủ yếu được áp dụng trong các mạch tích hợp quy mô lớn.
Hiện nay, các họ cổng logic phổ biến bao gồm TTL, CMOS, ECL, NMOS và Bi-MOS, trong đó TTL và CMOS nổi bật với khả năng ứng dụng cao nhất.
Vi mạch, hay còn gọi là chip hoặc IC (Mạch tích hợp), là một thiết bị tích hợp các linh kiện bán dẫn và thụ động trong một thiết kế cụ thể nhằm thực hiện một hoặc nhiều chức năng nhất định Vi mạch được phân loại dựa trên mật độ tích hợp của chúng.
Small – scale Integration (SSI): có mật độ tích hợp nhỏ với các IC ít hơn
Medium - scale Integration (MSI): có mật độ tích hợp lớn hơn với các IC từ 12 đến 99 cổng.
Large - scale Integration (LSI): có mật độ tích hợp lớn hơn MSI.
Very large - scale Integration (VLSI): có mật độ tích hợp có thể đạt 10.000 cổng
Ultra large – scale Integration (ULSI): với hơn 100.000 cổng trong 1 IC.
Giga – scale Integration (GSI): có mật độ tích hợp trên 1 triệu cổng.
Xã hội hiện đại đang chứng kiến sự phát triển nhanh chóng của công nghệ tích hợp IC, với các IC được sản xuất có kích thước nhỏ gọn nhưng lại sở hữu mật độ tích hợp cao.
Mạch logic tổ hợp TTL
1.2.1 Các chủng loại IC họ TTL
Các IC họ TTL được chế tạo từ việc tích hợp transistor lưỡng cực (BJT) và được phân loại dựa trên ký hiệu với hai dạng chính là 74xxx và 54xxx IC loại 74xxx hoạt động trong dải nhiệt độ từ 0 đến 70 độ C, rất phổ biến và được sử dụng rộng rãi, trong khi IC loại 54xxx có dải nhiệt độ hoạt động rộng hơn, từ -55 độ C.
125 0 C, được ứng dụng trong các môi trường đặc biệt chẳng hạn như trong quân đội Các chủng loại IC họ TTL bao gồm:
Standard TTL: là dạng IC họ TTL chuẩn Ký hiệu: 74 và 54.
Low power TTL: là dạng IC họ TTL công suất thấp Ký hiệu: 74L và 54L.
High power TTL: là dạng IC họ TTL công suất cao Ký hiệu: 74H và 54H.
Schottky TTL là một loại IC thuộc họ Schottky TTL, nổi bật với khả năng giảm thời gian trễ trong mạch bằng cách ngăn chặn các transistor rơi vào trạng thái bão hòa sâu Các ký hiệu của loại IC này bao gồm 74S và 54S.
Low power schottky TTL: là dạng IC họ Schottky TTL có công suất thấp.
Ký hiệu: 74LS và 54LS.
Advanced Schottky TTL: là dạng IC họ Schottky TTL được cải tiến về công suất tiêu tán lẫn tốc độ chuyển mạch Ký hiệu: 74AS và 54AS.
Advanced low power Schottky TTL: : là dạng IC họ Schottky TTL cải tiến có công suất thấp Ký hiệu: 74ALS và 54ALS.
Fast TTL: là dạng IC họ TTL nhanh dùng công nghệ tích hợp mới Ký hiệu: 74F và 54F.
1.2.2 Đặc điểm và thông số của các chủng IC họ TTL
Các IC họ TTL chỉ cho phép cấp nguồn 5V, dao động từ 4.5V 5.5V
Các mức điện áp vào – ra quy định trạng thái logic cho mạch được thể hiện như hình 1.1:
Các mức điện áp vào ra của họ TTL được quy định như sau: Đối với đầu vào, điện áp từ 0 đến 0.8V được xác định là mức logic 0, trong khi điện áp từ 2 đến 5V là mức logic 1 Đối với đầu ra, điện áp từ 0 đến 0.4V tương ứng với mức logic 0, và điện áp từ 2.4 đến 5V là mức logic 1.
Các mức điện áp nằm ở khoảng giữa là các khoảng điện áp treo, không xác định được mức logic.
Các IC TTL khi được kết nối trong mạch sẽ có mức logic 1 mặc định ở những ngõ vào không được kết nối tín hiệu, điều này được gọi là ngõ vào thả nổi.
Dòng điện và điện áp:
Gồm các mức điện áp và dòng điện được ký hiệu như sau:
VIH(min): là mức điện áp đầu vào tối thiểu để đạt mức logic 1.
VIL(max): là mức điện áp đầu vào tối đa để đạt mức logic 0.
VOH(min): là mức điện áp đầu ra tối thiểu để đạt mức logic 1.
VOL(max): là mức điện áp đầu ra tối đa để đạt mức logic 0.
IIH: là dòng điện ngõ vào ở mức logic 1.
IIL: là dòng điện ngõ vào ở mức logic 0.
IOH: là dòng điện ngõ ra ở mức logic 1.
IOL: là dòng điện ngõ ra ở mức logic 0.
Lượng công suất tiêu thụ của một IC được xác định dựa trên dòng điện ICC từ nguồn VCC Công thức tính công suất tiêu thụ có thể được trình bày như sau:
Thời gian trì hoãn (delay):
Bất kì một tín hiệu logic nào khi đi qua một mạch điện luôn có tình trạng bị delay.
Hình 1.2: Thời gian trễ lan truyền
Ta có: tpLH: là thời gian delay khi chuyển trạng thái từ mức logic 0 lên 1 tpHL: là thời gian delay khi chuyển trạng thái từ mức logic 1 xuống 0
Lề nhiễu là các mức điện áp không mong muốn xuất hiện trong mạch, thường do tác động của điện từ trường bên trong hoặc từ các nguồn bên ngoài.
Ta có: VNL: lề nhiễu mức thấp
VNH: lề nhiễu mức cao Công thức xác định:
VNL = VIL(max) – VOL(max)
VNH = VOH(min) – VIH(min)
Cấu tạo mạch điện cổng NAND TTL
Hình 1.4 minh họa sơ đồ nguyên lý của cổng NAND TTL với hai đầu vào A và B, cùng với sơ đồ mạch tương đương của transistor Q1 Người dùng có thể mở rộng mạch bằng cách thêm nhiều đầu vào theo cách tương tự như A và B.
Q1 sẽ hoạt động ở trạng thái ON khi một trong hai diode D2 hoặc D3 được phân cực thuận Khi Q1 ở trạng thái ON, Q2 sẽ tắt do cực B của Q2 không nhận dòng điện Khi Q2 tắt, cực C của Q2 sẽ có điện áp cao, dẫn đến việc Q3 hoạt động ở trạng thái ON.
Q2 OFF nên Q4 cũng OFF do không được phân cực Như vậy, Y sẽ cho ra mức điện áp cao.
Transistor Q1 sẽ tắt khi hai diode D2 và D3 bị phân cực ngược Trong tình huống này, transistor Q2 sẽ được kích hoạt do dòng điện từ Vcc đi qua R1 và diode D4, làm cho cực B của Q2 có điện áp Khi Q2 hoạt động, nó sẽ kéo toàn bộ dòng điện về mass, dẫn đến việc transistor Q3 tắt.
Q4 ON Như vậy, Y sẽ cho ra mức điện áp thấp.
Bảng trạng thái hoạt động:
Cấu tạo mạch điện cổng logic có cực thu để hở (open collector)
Hình 1.5: Sơ đồ nguyên lý mạch TTL hở cực thu
Mạch hình 1.5 tương tự như mạch hình 1.4 chỉ có điều đặc biệt là ta gỡ bỏ
Trong Q3, cực C của Q4 bị hở mạch mềm, dẫn đến việc mạch trên trở thành mạch hở cực thu Khi mạch hoạt động trong tình huống này, đầu ra sẽ không đạt mức logic cao Để khắc phục vấn đề này, cần kết nối một điện trở kéo lên nguồn Vcc, gọi là RP.
Ta chỉ xét ở Q4 vì Q1 và Q2 hoạt động giống như đã nói ở cổng NAND TTL (hình 1.4)
Khi Q 4 ON sẽ kéo hết toàn bộ dòng điện về mass nên ngõ ra sẽ cho mức điện áp thấp.
Khi Q 4 OFF thì điện áp ra sẽ có mức cao và chính bằng Vcc.
1.4.3 Ưu điểm – Khuyết điểm của mạch Ưu điểm:
Giải quyết vấn đề chia sẻ đường dây chung của các ngõ ra bằng cách cho phép kết nối ngõ ra từ nhiều cổng logic khác nhau Khi tất cả các đầu vào đều có mức logic cao, đầu ra sẽ đạt mức logic cao Ngược lại, nếu có ít nhất một đầu vào có mức logic thấp, đầu ra sẽ chuyển sang mức logic thấp.
Hình 1.6: Sơ đồ kết nối các ngõ ra của mạch TTL hở cực thu
Dựa vào hình 1.6, các điểm ra nối chung hoạt động như 1 cổng AND ảo.
Ứng dụng việc dùng trở kéo lên nguồn điện thế cao để chế tạo ra các IC dùng cho các tải đặc biệt.
Nhược điểm của mạch là hoạt động bị ảnh hưởng bởi giá trị điện trở RP Để đảm bảo điện áp ngõ ra không nhỏ hơn VOH(min) khi có dòng tải, điện trở RP cần có giá trị đủ nhỏ Đồng thời, RP cũng phải có giá trị đủ lớn để giới hạn dòng qua Q4 khi Q4 dẫn, nhằm đảm bảo ngõ ra mức thấp không vượt quá VOL(max).
Cấu tạo mạch điện cổng logic có ngõ ra ba trạng thái
Hình 1.7: Sơ đồ mạch cổng đảo họ TTL có 3 trạng thái ra
Khi ENABLE = 1: diode D1 sẽ bị phân cực nghịch Mạch lúc này hoạt động như một cổng đảo bình thường: khi input = 1 Q1 OFF Q2 ON
Q3 OFF và Q4 ON Y = 0; khi input = 0 Q1 ON Q2 OFF Q3
Khi ENABLE = 0: diode D1 dẫn làm cực thu của Q2 ghim áp ở mức thấp. Điều này dẫn đến Q3 và Q4 khóa đầu ra ở trạng thái tổng trở cao.
Tìm hiểu về khả năng tỏa ra (Fan out)
1.6.1 Khái niệm về “Fan out”
Fan out, hay hệ số tải, là khả năng tỏa ra, được định nghĩa là số lượng ngõ vào tối đa của một IC có thể kết nối với ngã ra của một IC cùng loại mà vẫn đảm bảo mạch hoạt động ổn định.
Cho một cổng logic TTL có các thông số sau:
- Khả năng tỏa ra ở mức cao:
- Khả năng tỏa ra ở mức thấp:
Để an toàn khi sử dụng mạch ta chọn giá trị Fan – out nhỏ hơn là 10.
THIẾT KẾ MẠCH CÂN HÀNH LÝ
Yêu cầu đề bài
Thiết kế mạch giả định cân hành lý khi làm thủ tục cho hành khách:
Mạch sẽ hiển thị ngẫu nhiên trong khoảng 5 Kg đến 30 Kg.
Mạch sẽ thể hiện thông báo số cân nặng của hành lý vượt quá 15 Kg.
Hướng giải quyết bài toán
Giả định nút nhấn (button) trong mô phỏng trên Proteus hoạt động như một cái cân (a scale) với nguyên lý sau:
- Khi có vật nặng đặt lên cân tương ứng với việc ta tác động lực đặt lên nút nhấn trong mạch thiết kế (nhấn giữ nút nhấn)
- Khi vật nặng được bỏ xuống khỏi cân tương ứng với việc nút nhấn bật ra (thả nút nhấn).
Có 2 hướng giải quyết bài toán:
Hướng thứ 1 trong việc lập trình hiển thị LED 7 đoạn và đèn báo là sử dụng vi điều khiển, giúp tối ưu hóa linh kiện và đơn giản hóa thiết kế mạch Tuy nhiên, vì môn học này tập trung vào điện tử số, việc hiểu rõ cấu tạo và chức năng của từng linh kiện và cổng logic là rất quan trọng Do đó, để thể hiện sự hiểu biết sâu sắc và khả năng vận dụng kiến thức đã học, tôi quyết định chọn hướng thứ hai.
Hướng thứ 2 trong việc cài đặt mạch là sử dụng các cổng logic và các IC số Mặc dù phương pháp này yêu cầu nhiều linh kiện hơn so với hướng 1, nhưng nó cho phép đánh giá một cách khách quan và chi tiết về cách thức vận hành của mạch.
Cách giải quyết bài toán:
Để đáp ứng yêu cầu hiển thị một số ngẫu nhiên từ 5 đến 30, bước đầu tiên là thiết kế một mạch đếm có khả năng đếm từ 5 đến 30.
30 rồi quay lại chu kỳ đếm
Khi chưa nhấn nút, màn hình LED 7 đoạn sẽ hiển thị số 00, trong khi xung đếm vẫn hoạt động bình thường Khi nhấn nút để cân hành lý, xung cung cấp cho mạch đếm sẽ dừng lại bằng cách kết nối với VCC, khiến mạch ngừng đếm và hiển thị số đếm tương ứng trên LED 7 đoạn.
Yêu cầu thứ hai là phát tín hiệu khi trọng lượng vượt quá 15 Để thực hiện điều này, chỉ cần sử dụng các cổng so sánh hoặc IC so sánh, và hiển thị tín hiệu bằng cách làm sáng đèn LED.
Sơ đồ khối của mạch thiết kế
Hình 2.1: Sơ đồ khối mạch giả định cân hành lý cho hành khách
Dấu mũi tên (→) trong sơ đồ khối biểu thị sự ảnh hưởng giữa các khối Sơ đồ khối cung cấp cái nhìn rõ ràng và tổng quát về cách hoạt động của mạch Hình 2.1 là một sơ đồ khối mang tính logic, không tuân theo quy định khoa học cụ thể nào.
Chức năng của từng khối thiết kế
Hình 2.2: Tổng quan về các khối thiết kế trên proteus
Mạch này bao gồm 7 khối cơ bản: khối nguồn cấp 5V, khối tạo xung vuông, khối xử lý mạch cân hành lý, khối đếm tuần hoàn từ 5 đến 30, khối xử lý và giải mã hiển thị led 7 đoạn, khối giả định cân hành lý, và khối hiển thị số.
Kg và đèn báo hiệu Cùng đi tìm hiểu chức năng của từng khối:
Hình 2.3: Sơ đồ nguyên lý khối nguồn cấp 5V Ở khối nguồn cấp 5V ta đi tiến hành hạ áp và chỉnh lưu từ nguồn điện xoay chiều 220V có tần số f = 50 Hz.
Đầu tiên, ta hạ áp từ 220VAC xuống còn 9VAC thông qua máy biến áp.
Tiếp theo, vì điện áp 9V sau khi hạ áp còn là điện áp xoay chiều nên tiến hành chỉnh lưu về dạng một chiều thông qua cầu diode.
Sau khi chỉnh lưu, tín hiệu điện áp được đưa qua tụ lọc C1 = 2200uF để làm phẳng điện áp thành một chiều Tiếp theo, tín hiệu này đi qua IC 7805 để cung cấp điện áp ổn định 5V Để đảm bảo chất lượng tín hiệu, tụ C2 = 2200uF và C3 = 100nF được sử dụng để lọc nhiễu, giúp duy trì dạng sóng ổn định tại điện áp một chiều 5V.
Hình 2.4: Sơ đồ nguyên lý khối tạo xung vuông
Ta sử dụng IC555 để tạo ra xung vuông có D% = 50% và f = 1KHz.
Nguồn cấp cho IC555 là nguồn 5V (VCC) được tạo ra ở mạch nguồn.
Diode D 1 có tác dụng ngăn dòng điện nạp cho tụ C4 đi qua R2
Diode D 2 có tác dụng dẫn dòng điện xả của tụ C4 đi về mass Gắn thêm D2 để tạo sự cân bằng giữa 2 nhánh nạp và xả cho tụ C4 tạo ra D% = 50%.
Muốn tạo xung vuông có tần số 1KHz thì thời gian nạp và thời gian xả của tụ điện C4 phải bằng nhau.
Ta có công thức tính chu kỳ của dạng sóng vuông:
Mà để tạo ra D% = 50% tức là thời gian nạp và xả của tụ phải bằng nhau
Ta thiết kế mạch sử dụng 2 diode để khi nạp: dòng điện sẽ đi qua R1 và D1 nạp vào tụ C4 và khi xả: dòng điện xả qua R2 qua D2 về mass
Do đó giá trị R1 phải bằng R2 (2)
Như vậy: để tạo ra dạng sóng vuông chuẩn 5V, f = 1KHz và D% = 50% ta cài đặt các thông số sau:
Tụ C5 là tụ lọc nên chọn loại 104: C5 = 100 (nF)
2.4.3 Khối xử lý mạch cân hành lý
Hình 2.5: Sơ đồ nguyên lý khối xử lý mạch cân hành lý
Ở khối này ta tiến hành đi chọn xung CLK cấp cho “khối mạch đếm tuần hoàn từ 5 đến 30” bằng việc sử dụng Mux 4 – 1 là IC chọn kênh 74LS153.
Sử dụng thêm 2 con Flip-Flop JK để đếm xung lên đồng bộ và quy định kênh chọn cho 2 chân A (chân 14) và B (chân 2) của IC 74LS153.
Tín hiệu vào “THE SCALE” được lấy từ “khối giả định cân hành lý” (sẽ được nói sau) có 2 mức logic 0 và 1
Khi THE SCALE = 0 2 flip-flop sẽ ở trạng thái reset, lúc này 2 đầu ra
Khi Q của hai flip-flop ở mức 0, tín hiệu đầu ra qua cổng AND cũng sẽ là 0 Dù có xung CLOCK tác động như thế nào, đầu ra Q của hai flip-flop vẫn giữ ở mức 0 Vì vậy, IC 74153 sẽ chọn kênh 0, tương ứng với xung CLK ra chính là xung CLOCK.
Khi THE SCALE = 1 chân reset sẽ bị vô hiệu và flip-flop nhận xung kích CLOCK Khi 2 đầu ra Q ở mức 1 hết thì qua cổng AND sẽ cho mức
1 Lúc này cổng OR ra sẽ luôn có mức 1 làm 2 flip-flop dừng đếm Do đó,
IC chọn kênh sẽ chọn kênh 3 tức là cho đầu ra CLK = 1.
2.4.4 Khối mạch đếm tuần hoàn từ 5 đến 30
Hình 2.6: Sơ đồ nguyên lý khối mạch đếm tuần hoàn từ 5 đến 30
Để thiết kế mạch đếm lên không đồng bộ đến 30, cần tối thiểu 5 Flip-Flop JK Hai vấn đề chính cần giải quyết là làm thế nào để mạch bắt đầu từ giá trị 5 và cách làm cho mạch đếm từ 5 đến 30 rồi quay trở lại 5.
Dựa vào hình 2.6, các Flip-Flop được đánh số từ 0 đến 4 từ trái sang phải, với các chân tương ứng theo thứ tự này Để mạch đếm bắt đầu từ 5, điều kiện cần thiết là Q0 phải bằng Q2.
Để đạt được Q1 = Q3 = Q4 = 0, chúng ta cần mắc R3 và C6 như trong hình Khi mạch vừa khởi động, tụ C6 dẫn điện về mass, khiến điểm ra giữa R3 và C6 có mức 0 Mức 0 này sẽ được cung cấp vào các chân SET của Flip-Flop 0 và Flip-Flop 2, đồng thời cũng được cấp vào các chân RESET của Flip-Flop 1 và 3.
Mạch đếm bắt đầu từ giá trị 5, và sau khi khởi động trong một khoảng thời gian ngắn, tụ điện sẽ ngăn dòng khi đã nạp đầy, dẫn đến việc điểm ra đạt mức logic 1 Kết quả là 5 Flip-Flop sẽ đếm lên bình thường.
Để mạch đếm từ 30 quay về 5, số trung gian chuyển đổi là 31, khi mạch đếm tới 31, tất cả 5 đầu ra Q của 5 Flip-Flop đều ở mức 1 Các đầu ra Q này được đưa vào cổng NAND 5 đầu vào, tạo ra tín hiệu mức 0 Tín hiệu sau cổng NAND kết hợp với tín hiệu giữa R3 và C6 đi qua cổng AND, cung cấp cho các chân SET: S0, S2 và các chân RESET: S1, S3, S4.
Để đếm đến 5, tín hiệu cần cấp cho các chân SET và RESET là mức 0 Điều này yêu cầu hai tín hiệu kích đếm 5 được kết nối qua cổng AND, vì chỉ cần như vậy để thực hiện quá trình đếm chính xác.
1 tín hiệu có mức 0 mạch sẽ đếm 5.
2.4.5 Khối xử lý – giải mã hiển thị led 7 đoạn
Hình 2.7: Sơ đồ nguyên lý khối xử lý – giải mã hiển thị led 7 đoạn
Khi mã BCD lớn hơn 9, việc hiển thị trên Led 7 đoạn sẽ không còn chính xác Do đó, cần xem xét các điều kiện liên quan để đảm bảo tính chính xác trong việc hiển thị.
Khi mạch đếm < 10 thì cộng 5 bit đếm từ khối mạch đếm cho 0.
Khi mạch đếm > 9 và < 20 thì cộng 5 bit đếm cho 6.
Khi mạch đếm > 19 và < 30 thì cộng 5 bit đếm cho 12.
Khi mạch đếm = 30 thì cộng 5 bit đếm cho 18.
Sử dụng IC cộng 4 bit 7483 để thực hiện cộng Năm cổng OR 3 đầu vào dùng để chọn lọc ra hệ số cộng tương ứng (0 hoặc 6 hoặc 12 hoặc 18).
Để hiển thị giá trị 00 trên màn hình LED 7 đoạn khi cân chưa có vật tác động và chưa nhấn nút, ta cần sử dụng 6 cổng AND trong mạch điều khiển.
Dùng 2 IC4511 để tiến hành giải mã mã BCD sang led 7 đoạn.
2.4.6 Khối giả định cân hành lý
Hình 2.8: Sơ đồ nguyên lý khối giả định cân hành lý
Tín hiệu “THE SCALE” được phát ra từ “Khối giả định cân hành lý”, với mức hiển thị 0 khi chưa nhấn nút và chuyển thành 1 khi nút được nhấn.
2.4.7 Khối hiển thị số Kg và đèn báo hiệu
L ực tá c đ ộn g xu ốn g
Hình 2.9: Sơ đồ nguyên lý khối hiển thị số Kg và đèn báo hiệu
Led 7 đoạn sẽ hiển thị giá trị tương ứng: hiện 00 khi chưa nhấn nút và hiện ngẫu nhiên từ 5 đến 30 khi nhấn nút.
Khi xét các điều kiện lớn hơn 15 bằng các cổng logic, cần lưu ý không nối thẳng tín hiệu từ U42 ra LED Điều này là do khi nhấn nút dừng xung đếm, xung có thể cần thời gian để ổn định, dẫn đến số hiển thị có thể dao động, làm đèn báo nhấp nháy không ổn định Giải pháp kỹ thuật là thiết kế mạch như vậy để khi nhấn nút mà mạch vẫn còn dao động, LED sẽ không sáng mặc dù số có thể lớn hơn 15 Chỉ khi số đếm dừng hoàn toàn, tụ sẽ nạp và tín hiệu đầu ra giữa R5 và C7 đạt mức 1, lúc này LED – YELLOW mới sáng.
Những thông tin quan trọng
Khi mắc mạch ngoài thực tế cần thêm các trở hạn dòng tương ứng ở các đầu led 7 đoạn và led báo.
Trong thiết kế mạch, việc sử dụng các IC tích hợp cổng logic giúp tiết kiệm diện tích và giảm độ phức tạp so với việc sử dụng nhiều cổng logic riêng lẻ Ngoài ra, thay thế đèn LED báo hiệu bằng còi báo khi cân nặng vượt quá 15 Kg là một ý tưởng hiệu quả, giúp dễ dàng nhận biết tình trạng cân nặng.
MÔ PHỎNG MẠCH TRÊN PROTEUS
Khi chưa cân hành lý (khi nhả nút nhấn ra)
Hình 3.1: Kết quả mô phỏng mạch khi chưa nhấn nút
Khi chưa nhấn nút led 7 đoạn hiển thị số 00 mặc dù mạch vẫn đếm bình thường Đèn báo không sáng vì chưa có cân nặng vượt quá 15 Kg.
Khi cân hành lý (khi nhấn giữ nút nhấn)
Khi nhấn giữ nút nhấn lần 1:
Hình 3.2: Kết quả mô phỏng mạch khi nhấn giữ nút nhấn lần 1
Khi nhấn giữ nút xung đếm trong hình 3.2, mạch sẽ dừng lại và hiển thị số 12 Số 12 lớn hơn 9 nhưng nhỏ hơn 20, do đó, cần cộng thêm 6 để có mã BCD chính xác Vì số 12 nhỏ hơn 15, đèn báo sẽ không sáng.
Khi thả nút nhấn ra:
Hình 3.3: Kết quả mô phỏng mạch khi thả nút nhấn sau lần nhấn 1
Led 7 đoạn hiển thị về 00.
Khi nhấn giữ nút nhấn lần 2:
Hình 3.4: Kết quả mô phỏng mạch khi nhấn giữ nút nhấn lần 2
Mạch hiển thị số 23 và đèn báo sáng do lớn hơn 15 Như đã giải thích thì số
23 lớn hơn 19 và bé hơn 30 nên tiến hành cộng cho 12 để cho mã BCD đúng.
Khi nhấn giữ nút nhấn lần 3:
Hình 3.5: Kết quả mô phỏng mạch khi nhấn giữ nút nhấn lần 3
Mạch hiển thị số 05 và đèn báo không sáng do giá trị bé hơn 15 Theo giải thích, số 05 nhỏ hơn 9, vì vậy cần cộng thêm 0 để đảm bảo mã BCD chính xác.
Khi nhấn nút lần thứ n:
Hình 3.6: Kết quả mô phỏng mạch khi nhấn giữ nút nhấn lần n
Mạch hiển thị số 30 và đèn báo sáng do lớn hơn 15 Như đã giải thích thì khi mạch đếm tới 30 sẽ cộng cho 18 để cho mã BCD đúng.
