d) Khối chấp hành:
3.2.2 Sơ đồ nguyên lý mạch
(T2) P1.01 1 (T2 EX) P1.1 2 P1.2 3 P1.3 4 P1.4 5 (MOSI) P1.5 6 (MISO) P1.6 7 (SCK) P1.7 8 RST 9 (RXD) P3.0 10 (TXD) P3.1 11 (INT0) P3.2 12 (INT1) P3.3 13 (T0) P3.4 14 (T1) P3.5 15 (WR) P3.6 16 (RD) P3.7 17 XTAL2 18 XTAL1 19 GND 20 VCC 40 P0.0 (AD0) 39 P0.1 (AD1) 38 P0.2 (AD2) 37 P0.3 (AD3) 36 P0.4 (AD4) 35 P0.5 (AD5) 34 P0.6 (AD6) 33 P0.7 (AD7) 32 EA/VPP 31 ALE/PROG 30 PSEN 29 P2.7 (A15) 28 P2.6 (A14) 27 P2.5 (A13) 26 P2.4 (A12) 25 P2.3 (A11) 24 P2.2 (A10) 23 P2.1 (A9) 22 P2.0 (A8) 21 1 AT89S52 LED1 R3 220 LED2 R4 220 VCC 1 2 3 modul PIR VCC GND Q1 C1815 R1 GND 1 2 3 4 5RL1 Q2 A1015 D5 GND VCC 1 2 J2 1 2 3 4 5RL2 Q3 A1015 D6 GND VCC VCC R2 LED3 R5 R6 R5 220 GND 1 2 3 4 5 6 JP1
a) Khối đầu vào :
+ Modul cảm biến chuyển động HC-SR501 được thiết kế trên thị trường với các thông số kỹ thuật sau:
Hình 3-32: Cảm biến chuyển động HC-SR501 Thông Số Kỹ Thuật.
Sử dụng điện áp: 4.5-20 (V) Đầu ra: 0-3.3 (V)
Có ba chân được nối ra bên ngoài: chân (Vcc) chân (OUT) và chân (GND) Kích thước PCB: 32mmx24mm
Góc quét <100 độ.
Sử dụng cảm biến: 500 (BP) Khoảng các phát hiện: 2-4.5 (m)
Tính năng của thiết bị: Tự động cảm ứng khi có người vào phạm vi cảm ứng, chân OUT cho điện: 1.5-3.3 (V), khi không có người điện áp là 0 (V).
+transistor C1815: chức năng dùng để khuếch tín hiệu nhận từ modul cảm
biến để cấp cho vi điều khiển, vi điều khiển sẽ nhận được thông tin rõ ràng và chính xác hơn. Thông số kỹ thuật (xem ở mục 3.1.2)
+ Đèn led: báo hiệu trạng thái làm việc của modul cảm biến, khi có người đèn
+ Các giá trị điện trở R1, R2 giảm dòng cho đi vào cực B của transistor và đèn led không bị cháy.
b) Khối thiếu bị chấp hành:
+ Rơ le 5V: có nhiệm vụ đóng cắt mạch điện xoay chiều.
Hình 3-33: Sơ đồ chân rơ le 5V Thông số của rơle :
Coil resistanceat (20°C, 68°F) : 69,4(Ω) (±10%)
Nominal operating current (at 20°C, 68°F) : 72 (mA) (±10%)
+transistor A1015: điều khiển tự động việc cung cấp dòng cho rơ le. Khi transistor
dẫn thì có dòng chạy qua cuộn dây của rơ le. Transistor khóa thì không có dòng qua cuộn dây.
Thông số của transistor
Hình 3-34 : Vị trí chân của A1015 Transistor A1015 là transistor thuộc loại transistor PNP.
A1015 có Uc max = -50 (V) dòng Ic max = -150 (mA)
Hệ số khuếch đại hFE của transistor A1015 trong khoảng 70 đến 400. Trong rank (0) có hệ số khuếch đại từ 70 đến 140.
Thứ tự các chân từ trái qua phải: E C B
Với dòng Ic=-100 (mA), Ib= -10 (mA): thì hiệu điện thế Uce max =-0,3 (V) và hiệu điện thế Ube max = -1,1 (V).
+ Đèn led : thông báo trạng thái làm việc của khối thiết bị chấp hành
+ Các giá trị điện trở R3, R4, R5, R6 giảm dòng cho đi vào chân B của transistor và đèn led không bị cháy.
c) Khối xử lý, điều khiển:
Vi điều khiển dòng 8501 có tên AT89S52 do hãng Ateml sản xuất. Chức năng của khối là từ chương trình được nạp từ khối lập trình, dựa trên cơ sở đó khi tín hiệu đầu vào nhận được có sự thay đổi thì vi điều khiển sẽ xuất ra tín hiệu đáp ứng phù hợp với sự thay đổi của tín hiệu đầu vào. Qua đó hoàn thành yêu cầu mà người lập trình đề ra.
Thông số kỹ thuật của vi điều khiển AT89S52
Bộ nhớ 8K Bytes của trong hệ thống lập trình (ISP) Flash, có khả năng tới 10.000 ghi xóa.
Điện áp sử dụng 4,0(V) đến 5,5(V), tần số dao động từ 0 (Hz) đến 33 (MHz) Bộ nhớ RAM nội ( Internal RAM) là 256 bytes
4 Port xuất /nhập (I/O), mỗi cổng có 8 bit I/O 3 bộ Timer / Counters 16 bit
Cho phép xử lý và thao tác bit. Thời gian lập trình nhanh
Tổ chức bộ nhớ trong của vi điều khiển AT89s52.
Bộ nhớ ROM: là nơi chứa hay bộ nhớ được nạp chương trình hoạt động của vi điều
khiển, dung lượng của bộ nhớ là 8 KB cung cấp dung lượng lớn cho lập trình viên.
RAM nội: chia thành các vùng phân biệt: vùng RAM đa dụng (30h – FFh),
vùng RAM có thể định địa chỉ bit (20h – 2Fh) và các băng thanh ghi (00h – 1Fh).tra bảng phụ lục 1
• RAM đa dụng:
RAM đa dụng có 208 byte từ địa chỉ 30h – FFh có thể truy xuất mỗi lần bit bằng cách dùng chế độ địa chỉ trực tiếp hay gián tiếp.
• RAM có thể định địa chỉ bit:
Vùng địa chỉ từ 20h – 2Fh gồm 16 byte (128 bit) có thể thực hiện giống như vùng RAM đa dụng (mỗi lần 8 bit) hay thực hiện truy xuất mỗi lần 1 bit bằng các lệnh xử lý bit.Vùng RAM này có các địa chỉ bit bắt đầu tại giá trị 00h và kết thúc tại 7Fh.
• Các băng thanh ghi:
Vùng địa chỉ từ 00h – 1Fh được chia thành 4 băng thanh ghi: băng (0) từ 00h-07h, băng (1) từ 08h – 0Fh, băng (2) từ 10h –17h và băng (3) từ 18h – 1Fh. Các băng thanh ghi này được đại diện bằng các thanh ghi từ R0 đến R7. Sau khi khởi động hệ thống thì băng thanh ghi được sử dụng là băng (0).
Các thanh ghi chức năng SFR
Trên vi điều khiển AT89S52 được trang bị một số thanh ghi chức năng giống với dòng vi điều khiển 8051, vị trí ( phụ lục 2) và chức năng của một số thanh ghi ( phụ lục 3)
Hình 3-35: Vị trí chân của AT89S52
Bộ cấp nguồn:
Chân (40) dùng làm chân cấp điện áp nguồn dương (+)
Chân (20) dùng được nối với đất, tương ứng điện áp nguồn âm (-)
Các cổng xuất /nhập dữ liệu I/O: là cổng 8 bit hai chiều
Được sử dụng làm chân lấy dữ liệu vào vi điều khiển, cũng như làm chân lấy dữ liệu ra từ vi điều khiển , có thể thao tác địa chỉ bit với hai mức logic là mức “1” và mức “0”. Tùy vào yêu cầu lập trình mà ta sẽ lựa chọn chế độ mức làm việc sao cho phù hợp.
Cổng P0: địa chỉ P0.0 đến P0.7 tương ứng với từ chân (39) trở về chân (32). Cổng P1: địa chỉ P1.0 đến P1.7 tương ứng với từ chân (1) đến chân ( 8). Cổng P2: địa chỉ P2.0 đến P2.7 tương ứng với từ chân (21) đến chân ( 28). Cổng P3: điạ chỉ P3.0 đến P3.7 tương ứng với từ chân (10) đến chân ( 17).
Chân kết nối với bộ dao động XTAL1, XTAL2:
Chân (19) và chân (18) là chân ngõ vào và ngõ ra của bộ dao động, khi sử dụng có thể chỉ cần kết nối thêm thạch anh và các tụ như hình vẽ trong sơ đồ. Tần số thạch anh thường sử dụng cho AT89S52 là 12Mhz.
Hình 3-36 : Sơ đồ mắc bộ dao động thạch anh Giá trị C1, C2 = 30 pF ± 10 pF
Chân sử dụng cho việc nạp chương trình vào vi điều khiển Gồm các chân
MOSI: chân (6) MISO: chân (7) SCK: chân (8)
EA /VPP (External Access)
EA chân (31) dùng để cho phép thực thi chương trình từ ROM ngoài. Khi nối chân (31) với Vcc, AT89S52 sẽ thực thi chương trình từ ROM nội (tối đa 8KB), ngược lại thì thực thi từ ROM ngoài (tối đa 64KB).Ngoài ra, chân /EA được lấy làm chân cấp nguồn 12V khi lập trình cho ROM.
Timer:
AT89S52 có hai bộ định thời timer (0), timer (1) và bộ đếm timer (2). Trong bài này ta sử dụng timer (0) để tạo thời gian trễ cho mạch tự động. Timer (0) là bộ định thời 16 bit có thể đếm từ 0 đến 65535 được chia ra bởi hai thanh ghi TH0 và
TL0. Thanh ghi TH0 là dữ liệu byte cao, TL0 là dữ liệu bit thấp. Ngắt timer xảy ra khi các thanh ghi timer (TL0; TH0) tràn và set cờ báo tràn (TF0) lên “1”. Cờ timer
(TF0) không bị xóa bằng phần mềm. Khi cho phép các ngắt, TF0 tự động bị xóa bằng phần cứng khi CPU chuyển đến ngắt.
Hình 3-37 : Thanh ghi dữ liệu của Timer 0
Timer (0) có bốn chế độ làm việc từ chế độ (0) đến chế độ (3) được thể hiện trên bằng 2 bit M1 và M1 của thanh ghi chức năng TMOD( xem chi tiết tại phụ lục 4).
Hình 3-38: Thanh ghi TMOD
Chệ độ làm việc sử dụng là chế độ (1). Tần số của bộ định thời luôn bằng 1/12 tần số của thạch anh gắn với 8051. Ta cần khởi tạo giá trị bắt đầu bộ đếm trên hai thanh ghi TH0 là TL0, bộ đếm sẽ được bắt đầu từ giá trị khởi tạo cho đến khi tràn timer, quá trình ngắt được xảy ra.
Thanh ghi phục vụ quá trình ngắt (xem chi tiết tại phụ lục 4)
Hình 3-40: Thanh ghi phục vụ lập trình ngắt IE
Hình 3-41: Thanh ghi TCON, điều khiển báo tràn Timer d) Khối chương trình:
Lập trình viên sẽ viết chương trình hoạt động của mạch để nạp vào vi điều khiển, đáp ứng được các yêu cầu đặt ra, khi có người đèn sáng và khi không có người sau một khoảng thời gian tính từ thời điểm con người xuất hiện gần nhất đèn sẽ tự tắt.
Sử dụng ngôn ngữ C để lập trình cho vi điều khiển
Hình 3-43: Lưu đồ thuật toán chương trình chính
Chương trình phục vụ ngắt
Bắt đầu
Đặt chân P1_1 là chân vào
Đặt cổng P0 và P2 là cổng ra
Khởi tạo giá trị ban đầu
S Chờ hoạt động của timer P1_1=0 Đ Led sáng, rơ le đóng d > 10s ss Đ S
Hình 3-44: Lưu đồ thuật toán chương trình ngắt