Đối với một bộ nhớ SRAM hoàn chỉnh, các ô nhớ SRAM sẽ được sắp xếp theo hang và theo cột. Tùy thuộc vào dung lượng thiết kế mà số lượng ô nhớ có thể nhiều hoặc ít. Tuy nhiên, đặc điểm chung là dữ liệu sẽ phải truyền tải trên hai đường dữ liệu dung chung. Do đó không tránh khỏi sự suy hao và sai lệch dữ liệu trong quá trình đọc. để tránh việc này, người ta tích hợp thêm mạch khuếch đại, nhằm đảm bảo tín hiệu dữ liệu tại ngõ ra có mức điện áp chính xác. Các mạch khuếch đại sẽ được sắp xếp ở cuối mỗi cột như sơ đồ hình 2.4, dữ liệu từ các ô nhớ sẽ đi qua mạch khuếch đại sau đó tới ngõ ra.
Hình 3.19: sơ đồ mạch khuếch đại cảm nhận
30
Dữ liệu được đưa tới mạch khuếch đại qua 2 ngõ vào BL và ~BL, trong đó BL là dữ liệu cần đưa tới ngõ ra Q. Nếu BL = 0, ~BL =1, transistor NM1 ngắt, các transistor NM2, PM0, PM1 dẫn. Do đó điện áp mức cao tương ứng mức logic 1 được đưa tới ngõ vào A của cổng logic NOR. Ngược lại, với BL = 1, ~BL =0, các transistor NM2, PM0, PM1 ngắt, transistor NM1 dẫn, kéo ngõ vào A của cổng logic NOR xuống mức điện áp 0 ứng với mức logic 0 . Xét trường hợp tín hiệu rd = 1 tức tín hiệu đọc được kích hoạt. Transistor PM2 không dẫn, do đó ngõ vào B của cổng logic NOR = 0, dữ liệu dạng đảo được phép đi qua ngõ vào A và cho ra dữ liệu chính xác tạo ngõ ra Q của mạch khuếch đại.
3.6.2 Mô phỏng và nhận xét
Hoạt động của mạch khuếch đại được mô phỏng dựa trên thiết lập như hình 3.20.
Hình 3.20: thiết lập mạch mô phỏng hoạt động của mạch khuếch đại
31
Tương tự như mô phỏng các mạch thành phần trước đó, các thông số thiết lập cho việc mô phỏng mạch khuếch đại bao gồm nguồn cung cấp VDD điện áp 1v, các nguồn xung V1, V3 ngược pha, tạo dữ liệu đầu vào. Nguồn xung V4 tạo tín hiệu đọc.
Tất cả các nguồn xung đều có duty-cycle là 50%. Kết quả dạng sóng hoạt động của mạch khuếch đại được thể hiện trên hình 3.21.
Hình 3.21: dạng sóng mạch khuếch đại
Quan sát dạng sóng mô phỏng cho thấy thiết kế mạch hoạt động đúng như mong muốn. Tại các thời điểm tín hiệu RD ở mức 1, dữ liệu tại ngõ ra đúng với dữ liệu tại ngõ vào BL.
Hình 3.22: thời gian đọc dữ liệu, ngõ ra lên mức cao
32
Cùng với các mạch thành phần khác, mạch đọc đóng vai trò quan trọng trong hoạt động của SRAM. Ngoài việc đảm bảo tính chính xác của dữ liệu, mạch ghi cũng cần đảm bảo về công suất tiêu thụ và đặc biệt là tốc độ đọc. Kết quả phân tích dạng sóng tại ngõ ra mạch khuếch đại hình 3.22 và 3.23 cho thấy thời gian cho hoạt động đọc khi ngõ ra chuyển trạng thái lên mức cao là 52,54ps. Đối với trường hợp ngõ ra chuyển trạng thái về mức thấp, thời gian chuyển mạch là 33.04ps.
Hình 3.23: thời gian đọc dữ liệu, ngõ ra xuống mức thấp
Hình 3.24: công suất tiêu thụ của mạch khuếch đại
33
Biểu đồ tiêu thụ công suất của mạch được thể hiện trên hình 3.24. Trong đó, công suất tiêu thụ cao nhất đo được của mạch là 122.0467uW, thấp nhất là 32.71678nW, công suất trung bình khi tín hiệu read ở mức cao là 60,36987uW.
Công suất cao nhất tiêu thụ khi xảy ra chuyển mạch tại ngõ ra. Khi đó dòng từ VDD được nạp cho các tụ ký sinh, đồng thời một số tụ ký sinh cũng bắt đầu quá trình xả xuống GND. Công suất tiêu thụ thấp nhất khi tín hiệu RD ở mức thấp. Công suất này tiêu tán chủ yếu do dòng rò.
Trong trường hợp BL = 0 và ~BL =1, một đường dẫn từ VDD tới VSS được hình thành, dẫn đến tiêu tán công suất khá lớn (60,36987uW).
Trong chương này, thiết kế cũng như phân tích công suất, thời gian trễ của các mạch thành phần trong một SRAM đã được trình bày. Tuy nhiên, các số liệu về mặt công suất và thời gian trễ chỉ mang tính tham khảo và chỉ áp dụng trong trường hợp các thiết kế mạch thành phần đơn lẻ. Trong hoạt động của một bộ nhớ SRAM hoàn chỉnh, các số liệu này sẽ thay đổi do sự kết nối giữa các thành phần mạch với nhau.
Hơn nữa, một số yếu tố khác ảnh hưởng đến hoạt động của mạch như nguồn cung cấp hay nhiệt độ sẽ được phân tích trong chương số 4.
34