E.
2 ’ ~ ~2~' tuyến truyển đạt điện áp xảy ED
ra ở lân cận Vj = -Ỵ-.
Khi điện áp vào đột biến từ mức thấp lên mức cao, Tj thổng, dòng điện phdng của Cị^ là chảy qua nội trở nhỏ của Tj (xem hỉnh 2.3.7a)
Khi điện áp vào đột biến từ mức cao xuống mức thấp, Tj thông, dòng điện nạp của Cj là ip chảy qua nội trở nhỏ của (xem hỉnh 2.3.7a). Vậy quá trình phổng, nạp của Cl đểu xảy ra tương đốĩ nhanh. Tốc độ đổng mở của cổng NOT họ CMOS cao hơn nhiéu so vối ba loại cổng NOT ndi trên.
Dạng sđng cho trên hinh 2.3.8 cho phép tính toán tiêu hao cỔDg suất động của cổng NOT họ CMOS.
% T
r / i n V o d t + / i p ( E o - V ^ d t ] . VI ‘■0
d V .
- c L dt dV_
I---- T ---
ì l A _ J V _
= c, = - c , d (E o -V o )
'L dt dt
thay vào biểu thức trôn, ta cd : Hình 2 - 3 - 5 . D ạng sóng.
0 0
' Ci / - V„dV„ + Oi^ / - (E„ - VJd(En - VJ'
= Ì r Ị e2 + 1 e2
~ T [ 2 D ^ 2 D
= CLEị,f (2 -3 -2 )
(2.3.2) Cho thấy tổn hao công suẵt động tỉ lệ thuận với điện dung phụ tải c^, tần sổ tín hiệu f và bình phương điện áp nguổn Ep. Ví dụ, Ep = lOV; =20pF f = 100kHz, từ (2.3.2) tính được p = 0,2mW.
Trong trường hợp tín hiệu đẩu vào không phải là xung vuông lí tưởng, trong quá trình chuyển mức sẽ xảy ra khoảng thời gian ngán cả Tj và đéu thông, điéu đd ỉàm cho cống suất tổn hao tăng iên một it so với kết quả tính toán theo (2.3.2).
Cổng NOT họ CMOS còn cd các ưu điểm sau : phạm vi điện áp nguổn rộng <từ 3 đến 18V), mức tạp âm cho phép lớn, hệ số mác tải đẩu ra lớn. Mấy năm gẩn đây sự phát triển của vi mạch CMOS cực kỉ nhanh. Trong khu vực SSI và MSI, vi mạch CMOS đã sánh kịp vi mạch TTL. VI công suất tổn hao nhó, nên CMOS cổ vỊ trí quan trọng trong khu vực LSI. Nhược điểm chủ yếu của CMOS là công nghệ phức tạp.
TÓM TẮT
Chúng ta đă tìm hiểu kĩ vể cổng NOT họ MOS. Chúng được phân loại theo đặc điểm phụ tải. Giới thiệu loại tải điện trở nhàm đưa ra những kiến thức cơ sở tìm hiểu loại tải nguổn điểu khiển. Loại tải sau lại phân thành E/E MOS, E/D MOS và CMOS căn cứ đặc điểm btíng phụ tải. Bảng 2.3.1. tổm tắt các cổng để tiện so sánh và ôn tập.
Bảng 2 - 3 - 1 ; s o SÁNH CÁ C C ổ N G N O T PH Ụ TẢ I L À N G U Ồ N Đ IỂ U K H IỂN
Loại cổng H ình thức phụ tài ưu điẻm Nhưộc điẻm
E/E MOS bâo hòa
Kênh dẫn N chUa có sẵn cổng tác ở vùng bâo hòa
Cững nghệ đơn giản Biôn độ tín hiệu ra nhò tốc độ thấp.
E/E MOS khổng bão hòa
Kẽnh dẫn N chưa có sSn công tác ỏ vùng khổng bẫo hồa
Biẽn độ tín hiệu ra lón C ần 2 nguổn tốc độ tương dổi thấp
E/D MOS Kônh dẫn N có sẵn công tác
vói V gs “ 0 Điên độ tiĩn hiệu ra lổn tổc độ cao, mửc tạp âm cho phép lỏn
Cổng nghộ chế tạo phức tạp
CMOS Kẽnh dẫn p chưa có sSn công lác ò trạng thái đống mở
Tỉâu hao cổng suất nhỏ, tđc độ caOf biên độ ra lổn, mức tạ p âm cho phép lón, phạm vi điện áp nguổn rộng, hệ sổ tẳi dẩu ra lón
Công nghộ chế tạo phức tạp, giá thành cao
75
2.3.2. Cổng NAND và NOR họ MOS
Trên cơ sở cổng NOT họ MOS, người ta dễ dàng chế tạo tất cả các mạch logic khác, mà phẩn tử điển hình nhất là tổng NAND và cổng NOR.
1) Cổng NAND họ MOS
a) Cổng NAND loại EIE MOS
Hình 2.3.9. trình bày mạch điện cổng NAND, sự thực hiện của nổ là thêm vào một MOSFET khuếch đại trong sơ đổ cổng NOT. Chỉ khi nào hai tín hiệu đầu vào A, B đổng thời ở mức cao, Tj và T2 đổng thời thông, thì đẩu ra z mới là mức thấp. Vql ô 0. Cũn bất kỡ cđ đẩu vào nào ở mức thấp, đẩu ra z ở mức cao :
Eo
ị
-o z
OH
Hình 2 - 3 - 9 . Cổng NAND E/E MOS.
Quan hệ logic của cổng là : z = A . B
Mức thấp đầu ra là tổng các điện áp rơi trên Tj , T2 thông.
Nếu số đẩu vào tăng thi mức thấp đẩu ra sẽ tăng. Các bdng khuếch đại nối tiếp nhau nên điện thế cực nguồn (S) của các
bđng nào càng gần bđng tải thi càng cao, tương ứng điện áp tín hiệu vào phải càng lớn thì btíng đố mới thông, vậy đòi hỏi biên độ tín hiệu vào phải lớn. Hai nhược điểm trên hạn chế số đẩu vào.
b) Cổng NAND loại EID MOS
Hình 2.3.10 trình bày mạch cổng NAND loại E/D MOS. Nguyên lí công tác và đặc điểm giống cổng NAND loại E/E MOS. Chỉ có một điều khác là mức cao đầu ra cao hơn (Vqj^ ằ Er, )'D
c) Cổng NAND loại CMOS
60-
■ 1 5 n
& ■oZ
Xem hinh 2.3.11 hai bdng khuếch đại , T3
là kênh N chưa cd sẵn.
Hãi bdng phụ tài T2 , là kênh p chưa cd sẵn. Hai bdng khuếch đại mác nối tiếp. Hai bđng phụ tải mắc song song.
kễ/ìh c ố să n
6cH Ao—\Ư Tf.
kSnh khô ng c ó sàh
Hình 2 -3 -1 0 . Công N A N t) E/D MOS.
Hlnh 2 -3 -1 1 . Cổng NAND CMOS.
Chỉ khi A, B đều là mức cao, Tj và T3 đổng thời thông, T2 và T4 ngắt, thì đẩu ra z mới là mức thấp.
Nhưng điện trở đẩu ra là 2 lần nội trở của mỗi btíng khuếch đại. Khi A, B đều là mức thấp, Tj và T3 đồng thời ngắt, và T4 thông, nhưng điện trở đẩu ra là một nửa nội trở của mỗi bdng phụ tải. KLhi một đẩu vào mức thấp, một đẩu vào mức cao thì các bđng
Vo
> V / b b c,
----V,
/ c
0 .. ^ - l í
khuếch đại khồng thông và chỉ có 1
bóng phụ tải thông và điện trở đầu ra là nội trở của nó. Vậy nếu đẩu ra cd mức cao thỉ điện trở đẩu ra phụ thuộc tổ hợp trạng thái tín hiệu đầu vào.
Nếu phải tăng số đẩu vào, thì số bđng khuếch đại mắc nối tiếp nhau tăng lên, phát sinh vấn đề mức thấp đầu ra bị tăng. Để khắc phục vấn để này, người ta có thể áp dụng những mạch phức tạp hơn, chẳng hạn thêm vào hai cấp ĐẤO (cổng NOT) ở đầu ra.
Trong trường hợp cđ nhiều đẩu vào,
trạng thái đầu vào khác nhau cũng làm Trạng thái đầu vào ảnh hưởng đén
thay đổi một ít đặc tính truyễn đạt điện ^p-
áp. Hình 2.3.12 biểu thị cổng NAND 3 đầu vào, với các cách đấu nối khác nhau
chỉ khi có một tín hiệu đầu vào. Sau đây ta giải thích sự chênh lệch của đặc tính tương ứng. Trường hợp a : 1 đẩu vào tín hiệu, 2 đẩu vào nối nguổn.
Hai đẩu nối nguổn làm 2 bđng phụ tải tương ứng hoàn toàn ngất, 2 bđng khuếch đại tương ứng hoàn toàn thông với nội trở nhỏ. Thường biên độ tín hiệu đẩu vào lớn hơn tổng giá trị tuyệt đối của các điện áp mở bóng phụ tải và bdng khuếch đại. Vì vậy trong quá trình đột biến dương của Vj, cd khoảng thời gian ngắn cả hai bóng (phụ tải và khuếch đại) đều thông, tương ứng là đoạn quá độ của đặc tính truyền đạt điện áp. Khi đtí, điện áp đấu ra là sự phân áp trên nội trỗ của hai bđng (hai bóng này chưa hoàn toàn thông nên nội trở của chúng ta là đáng kể, nội trở các bóng khuếch đại khác nhỏ đến mức cđ thể bỏ qua).
Trường hợp b : 2 đầu vào nối chung một tín hiệu, 1 đẩu vào nối nguổn. Khi Vj tương ứng với giá trị quá độ, thì 2 btíng khuếch đại và 2 bdng phụ tải đổng thòi thông, nhưng bống khuếch đại mác nối tiếp còn bdng phụ tải mác song song, nên kết quả sự phân áp là tăng cao mức điện áp ra Vq. Do đố, đặc tính truyên đạt điện áp dịch sang phải
như hình 2.3.12 đã biểu thị, Giá trị ngưỡng cũng tăng một chút.
Trường hợp c ; 3 đẩu vào chung một tín hiệu. Đặc tính truyền đạt điện áp dịch thêm sang phải.
2) Cổng NOR
Nếu trong sơ đổ cổng NOT, ta thêm bđng khuếch đại đấu song song, thì ta được sơ đồ cổng NOR. Hình 2.3.13 trình bày mạch điện cơ bản của cổng NOR họ
aEo
''■HtỊ ô•'-itỊ ra)
( 1
~ +
7 ---
L la (6 )
Hình 2 -3 -1 3 . Cổng N O R :
a) E/EM OS ; b) CMOS.
77
E/EMOS và cổng NOR họ CMOS. Vĩ bống khuếch đại đấu song song, nên điện trở đâu ra khi đẩu ra ở mức thấp khống bao giò ỉớn hơn nộỉ trở của một bđng khuểòh đại thổng mạch ; do đổ khống có vấn đổ múc thấp đẩu ra tăng cao theo số đáu vào. Cổng NOR vì vậy được dùng nhiổu nhất trong vi mạch MOS. Nhận xét hình 2.3.13, dù mạch E/EMOS hay CMOS, chỉ cẩn cđ 1 đẩu vào ở mức cao thì đẩu ra sẽ cđ mức thấp, gỉữa đẩu vào và đẩu ra cố quan hệ logic NOR
z = Ã Tb