Đối với việc chuyển đổi của một flip flop khác, một mạch tổ hợp được thiết kế đầu tiên. Nếu một JK Flip Flop là cần thiết, các yếu tố đầu vào cho các mạch tổ hợp và được kết nối với đầu ra của các mạch tổ hợp các yếu tố đầu vào của flip flop thực tế. Như vậy, đầu ra của flip flop thực tế là đầu ra của flip flop cần thiết.
Trong bài này, chuyển đổi flop flip sau đây sẽ được giải thích.
•SR Flip Flop Flip Flop JK
•JK Flip Flop để SR Flip Flop
•SR Flip Flop Flip Flop D
•D Flip Flop để SR Flip Flop
238
•D Flip Flop để JK Flip Flop
SR Flip Flop Flip Flop JK
Như đã nói trước, J và K sẽ được cung cấp như đầu vào bên ngoài S và R.
Như thể hiện trong sơ đồ logic dưới đây, S và R sẽ là kết quả đầu ra của các mạch tổ hợp.
Các bảng sự thật cho việc chuyển đổi flip flop được đưa ra dưới đây. Hiện trạng được đại diện bởi Qp và Qp+1 là trạng thái tiếp theo sẽ được thu được khi các yếu tố đầu vào J và K được áp dụng.
Đối với hai đầu vào J và K, sẽ có 8 tổ hợp có thể. Đối với mỗi sự kết hợp của J, K và Qp, tương ứng với giai đoạn Qp+1 được tìm thấy. Qp+1 chỉ đơn giản là cho thấy các giá trị trong tương lai để thu được bằng cách flip flop JK sau khi giá trị của Qp. Bảng này sau đó được hoàn thành bằng cách viết các giá trị của S và R yêu cầu để có được mỗi Qp+1 từ Qp tương ứng. Đó là, các giá trị của S và R được yêu cầu để thay đổi trạng thái của flip flop từ Qp Qp 1 được viết.
Bảng sự thật sơ đồ khối
Hình 2.26: SR Flip Flop đến Flip Flop JK
239
JK Flip Flop đến SR Flip Flop, hình 2.27
Điều này sẽ là quá trình đảo ngược của việc chuyển đổi giải thích ở trên. S và R sẽ là các yếu tố đầu vào bên ngoài để J và K. Như thể hiện trong sơ đồ logic dưới đây, J và K sẽ là kết quả đầu ra của các mạch tổ hợp. Như vậy, giá trị của J và K có thể đạt được trong điều kiện của S, R và Qp. Sơ đồ logic được hiển thị dưới đây.
Một bảng chuyển đổi được viết bằng cách sử dụng S, R, Qp, Qp +1, J và K.
Đối với hai đầu vào, S và R, tám sự kết hợp được thực hiện. Đối với từng kết hợp, Qp tương ứng 1 kết quả đầu ra được tìm thấy. Các kết quả đầu ra cho sự kết hợp của S = 1 và R = 1 không được phép cho một flip flop SR. Vì vậy, kết quả đầu ra được coi là không hợp lệ và các giá trị J và K được đưa ra là "không quan tâm".
Bảng sự thật sơ đồ khối
240
SR Flip Flop Flip Flop D, hình 2.28
Như thể hiện trong hình, S và R là các yếu tố đầu vào thực tế của flip flop và D là đầu vào bên ngoài của flip flop. Bốn sự kết hợp, sơ đồ logic, bảng chuyển đổi, và K bản đồ cho S và R về D và Qp được hiển thị dưới đây.
Bảng sự thật sơ đồ khối
Hình 2.28: SR Flip Flop Flip Flop D
D Flip Flop đến SR Flip Flop
D là đầu vào thực tế của flip flop và S và R là các yếu tố đầu vào bên ngoài.
Tám sự kết hợp có thể đạt được từ các yếu tố đầu vào bên ngoài S, R và Qp. Tuy nhiên, kể từ khi sự kết hợp của S = 1 và R = 1 là không hợp lệ, các giá trị của Qp +1 và D được coi là "không quan tâm". Sơ đồ logic cho thấy việc chuyển đổi từ D đến SR, và bản đồ cho K-D trong điều khoản của S, R và Qp được hiển thị dưới đây.
241
Bảng sự thật sơ đồ khối
Hình 2.29: D Flip Flop đến SR Flip Flop
JK Flip Flop Flip Flop T
J và K là các yếu tố đầu vào thực tế của flip flop và T được thực hiện như là
242
Bảng sự thật sơ đồ khối
Hình 2.30: JK Flip Flop Flip Flop T
JK Flip Flop Flip Flop D
D là đầu vào bên ngoài và J và K là các yếu tố đầu vào thực tế của flip flop. D và Qp làm cho bốn sự kết hợp. J và K được thể hiện trong điều kiện của D và Qp. Bốn sự kết hợp chuyển đổi, bản đồ cho K-J và K trong điều kiện của D và Qp, và sơ đồ logic hiển thị các chuyển đổi từ JK đến D được đưa ra dưới đây.
Bảng sự thật sơ đồ khối
Hình 2.31: JK Flip Flop Flip Flop D
243
D Flip Flop đến JK Flip Flop
Trong chuyển đổi này, D là đầu vào thực tế để flip flop và J và K là các yếu tố đầu vào bên ngoài. J, K và Qp làm cho tám kết hợp có thể, như thể hiện trong bảng chuyển đổi dưới đây. D được thể hiện trong các điều khoản của J, K và Qp.
Bảng chuyển đổi, bản đồ cho K-D về J, K và Qp và sơ đồ logic hiển thị các chuyển đổi từ D đến JK được đưa ra trong hình bên dưới.
Bảng sự thật sơ đồ khối
Hình 2.32: D Flip Flop để JK Flip Flop Bài tập:
Bài 1: Để xây dựng một flipflop mới XY như hình 2.33 (bỏ qua chân SET và CLR)
Hình 2.33
244
Hình 2.34
Bài 3: Với hình 2.35, hãy vẽ tiếp dạng sóng cho y0, giả sử lúc đầu y1= y0 = 0
Hình 2.35
Bài 4: Cho mạch logic như hình vẽ, xác định tần số ngõ ra của mạch hình 2.36
Hình 2.36
245
Bài 5: Xác định ngõ ra của RS-FF có những ngõ vào như hình 2.37
Hình 2.37
Phần thí nghiệm
• Mục đích yêu cầu
Tạo các kỹ năng sử dụng máy dao động ký đúng phương pháp, an toàn khi sử dụng và trình tự vận hành.
Đo các mạch động đa hài dùng Transistor , IC 555 và Op-amp để vẽ các dạng sóng ngõ ra vào trên các mạch, các giá trị biên độ, giá trị đỉnh của các ngõ tín hiệu.
• Các thiết bị sử dụng
- Dao động ký; Nguồn phát sóng âm tần; Đồng hồ VOM, Dây đo dao động ký (2 dây), Dây tín hiệu máy phát sóng.
• Các bước thực hành
FLIP PLOP LOẠI R-S
246
1. Xác định vị trí khối mạch SET/RESET FLIP-FLOP, và nối mạch như hình 2.31. Đặt bộ nối 2 đầu (jumper) vào vị trí mạch S (SET).
2. Với đồng hồ đo vạn năng (VOM), xác định mức logic tại các ngõ vào, ngõ ra của mạch:
--- --- 3. Nếu tháo jumper ra khỏi mạch, điều gì xảy ra trên trạng thái ngõ ra mạch?
Kết quả có phù hợp với lý thuyết không? Tại sao?
--- --- 4. Đặt bộ nối hai đầu vào và ra khỏ vị trí SET nhiều lần. Tại sao ngõ ra mạch ổn định?
--- 5. Thao tác ở câu 4 có được mô phỏng được tính dội (nảy) công tắc không? Có thể dùng mạch flip flop này để chống dội cho công tắc được không?
--- --- 6. Mạch có chỉ báo khả năng lưu trữ điều kiện SET của nó sau khi lệnh SET dược laoi5 khỏi (jumper ra)?
--- --- 7. Đặt bộ nối hai đầu (jumper) ở vị trí R (RESET), và quan sát ngõ ra mạch. Ghi lại các mức trạng thái mạch trong hình 2.39.
Hình 2.39. Trạng thái mạch reset 8. Tác động nào xảy ra làm cho cổng B đổi trạng thái mạch?
--- ---
247
9. Tháo bộ nối hai đầu khỏi mạch. Trạng thái mạch có thay đổi không? Tại sao?
--- --- 10. Quan sát ngõ ra mạch khi tháo/lắp jumper vào vị trí RESET nhiều lần. Mạch có đáp ứng với lệnh RESET không?
--- --- 11. Mạch có thể dùng để chống dội (nảy) công tắc trên cả hai chức năng Set và Reset không?
--- --- 12. Dựa vào số liệu của bài thí nghiệm đã tìm ra, mối quan hệ giữa các ngõ ra mạch là gì ?
--- --- 13. Nối mạch như hình 2.40. Đặt cả hai công tắc lật về vị trí DOWN. Xác định mức logic tại các ngõ ra của mạch.
Hình 2.40.
14. Đặt cả hai công tắc lật về vị trí UP. Mạch có đảo trạng thái Set hay Reset không?
--- --- 15. Chuyển công tắc B xuống rồi lại lên trong khi quan sát ngõ ra Q. Sau đó
248
--- FLIP PLOP LOẠI D
Phần thí nghiệm
1. Xác định vị trí và nối các khối mạch như hình 241. Đặt công tắc lật A ở vị trí DOWN. Kích hoạt chức năng SET của SET/RESET FLIP-FLOP.
2. Tác động ngõ vào bằng cách nối jumper vào vị trí PRESET. Xác định mức logic ngõ ra. Kết quả có phù hợp với lý thuyết không?
--- --- 3. Chuyển công tắc A lên và xuống. Quan sát ngõ ra Q của flip flop. Ngõ ra có thay đổi không?
--- ---
Hình 2.41
4. Đặt công tắc A ở vị trí LOW. Chuyển jumper trên khối mạch SET/RESET FLIP-FLOP để tạo 1 xung clock. Quan sát ngõ ra Q của flip flop. Ngõ ra có thay đổi không?
--- ---
249
5. Tháo jumper ra khỏi vị trí PRESET, tác động ngõ vào CLR bằng cách nối jumper vào vị trí CLEAR. Xác định mức logic ngõ ra. Kết quả có phù hợp với lý thuyết không?
--- --- 6. Chuyển công tắc A lên và xuống. Quan sát ngõ ra Q của Flip flop. Ngõ ra có thay đổi không?
--- --- 7. Đặt công tắc A ở vị trí LOW. Chuyển jumper trên khối mạch SET/RESET FLIP-FLOP S uruRSr
để tạo 1 xung clock. Quan sát ngõ ra Q của flip flop. Ngõ ra có thay không?
--- --- 8. Các trạng thái ngõ ra của D flip-flop bù nhau không?
--- --- 9. Đặt công tắc lật A ở vị trí LOW. Tác động nhẹ vào PR của D flip flop để ngõ ra Q ở mức HIGH. Chuyển jumper trên khối mạch SET/RESET FLIP-FLOP S
RSurur
để tạo 1 xung clock. Quan sát ngõ ra Q của Flip flop. Ngõ ra có thay đổi không?
--- --- 10. Chuyển jumper trên khối SET/RESET FLIP-FLOP sang vị trí S để tạo cạnh xuống. Trạng thái ngõ ra của D flip-flop có thay đổi không? Tại sao?
--- --- 11.Đặt công tắc A ở vị trí HIGH. Chuyển jumper trên khối mạch SET/RESET FLIP-FLOP S RSurur
để tạo 1 xung clock. Quan sát ngõ ra Q của flip flop. Ngõ ra có thay đổi không?
---
250
--- --- 13. Ngõ ra mạch có thay đổi không nếu ngõ vào D vẫn giữ trạng thái cũ?
--- --- 14. Ngõ ra mạch có thay đổi không sau khi trạng thái ngõ vào D thay đổi?
--- 15. Ngõ ra mạch có phản ánh dạng sóng xung của mạch CLOCK không,hay chúng tương đương với trạng thái ở ngõ vào D?
--- --- 16. Dựa vào quan sát của bạn, ngõ ra nào của D flip-flop phụ thuộc trạng thái ngõ vào D?
--- --- 17. Tác động lần lượt ngõ vào PR và CLR, chuyển công tắc A lên xuống nhiều lần. Dựa vào dao động ký, tác động của ngõ vào PR và CLR có bị ảnh hưởng ngõ vào D của flip-flop không?
--- --- 18. Dựa vào quan sát, các ngõ vào PR và CLR của D flip-flop có thể dùng để khởi phát thiết bị trước khi các ngõ vào dữ liệu và clock được dùng không?
--- --- FLIP FLOP LOẠI JK
Phần thí nghiệm
251
Hình 2.30
1. Xác định vị trí và nối các khối mạch như hình 2.30. Đặt công tắc lật A, B ở vị trí HIGH.
2. Tác động ngõ vào bằng cách nối jumper vào vị trí PRESET. Xác định mức logic ngõ ra. Kết quả có phù hợp với lý thuyết không?
--- --- 3. Chuyển công tắc A, B lên và xuống. Quan sát ngõ ra Q của flip flop. Ngõ ra có thay đổi không?
--- --- 4. Đặt công tắc A ở vị trí HIGH. Chuyển jumper trên khối mạch SET/RESET FLIP-FLOP để tạo 1 xung clock. Quan sát ngõ ra Q của flip flop. Ngõ ra có thay đổi không?
--- --- 5. Từ câu 2, 3, 4 hãy nêu cách sử dụng chân PRESET để khóa các ngõ vào J, K, CLR?
252
--- --- 7. Chuyển công tắc A, B lên và xuống. Quan sát ngõ ra Q của flip-flop. Ngõ ra có thay đỏi không?
--- --- 8. Đặt công tắc A, B ở vị trí HIGH. Chuyển jumper trên khối mạch SET/RESET FLIP-FLOP S uruRSr
để tạo 1 xung clock. Quan sát ngõ ra Q của flip flop. Ngõ ra có thay đổi không?
--- --- 9. Từ câu 6, 7, 8 hãy nêu cách sử dụng chân CLEAR để khóa các ngõ vào J, K, CLK?
--- --- 10. Các trạng thái ngõ ra của flip-flop có bù nhau không?
--- --- 11. Tích cực cà 2 chân PRESET và CLEAR bằng cách sử dụng jumper. Xác định trạng thái của ngõ ra.
--- --- 12. Tháo 1 trong 2 jumper trên ra, trạng thái ngõ ra có giống như bước 11 không?
--- --- 13. Làm lại các bước 11, 12 với jumper còn lại. Ngõ ra có thay đổi không khi thao1jumper?
--- --- 14. Đặt công tắc A, B ở vị trí HIGH. Tác động nhẹ vào PR của JK flip-flop để ngõ ra Q ở mức HIGH. Chuyển jumper trên khối mạch SET/RESET FLIP- FLOP S RSurur
để tạo cạnh lên xung clock. Quan sát ngõ ra Q của flip flop. Ngõ ra có thay đổi không? Tại sao?
--- --- 15. CLEAR flip=flop JK, sử dụng công tắc A, B và khối mạch SET/RESET, LED, Flip-flop JK. Hãy hoàn thành bảng sau:
253
Ngõ vào Ngõ ra Thay đổi
hay không thay đổi
J K CLK Q /Q
CLEAR X X X 0 1
(1) 1 0 ↓
(2) 1 0 ↓
(3) 0 1 ↓
(4) 0 1 ↓
(5) 1 1 ↓
(6) 1 1 ↓
(7) 0 0 ↓
(8) 0 0 ↓
16. Trong bảng trên, tại sao bước 2 không làm thay đỏi ngõ ra?
--- --- 17. Tại sao bước 4 không làm thay đổi ngõ ra?
--- --- 18. Tại sao bước 6 làm cho ngõ ra thay đổi mặc dù J, K không thay đổi khi chuyển từ bước 5 sang bước 6?
--- --- 19. Dựa vào quan sát, cho biết ngõ vào có phải là ngỏ vào điều khiển không?
--- --- 20. Dựa vào quan sát, cho biết ngõ vào có phải là ngõ vào dữ liệu hay không?
---
254
+ Về kiến thức: Trình bày được khái niệm và phân biệt sự khác nhau giữa các họ của Flip flop (FF), hiểu được các bảng chân trị ( bảng sự thật) của mỗi FF.
+ Về kỹ năng: sử dụng thành thạo các dụng cụ đo để đo được các chân tín hiệu điện áp ở ngõ vào – ra của IC, lắp ráp một số mạch cơ bản,....
+ Về thái độ: Đảm bảo an toàn và vệ sinh công nghiệp.
• Phương pháp:
+ Về kiến thức: Được đánh giá bằng hình thức kiểm tra viết, trắc nghiệm.
+ Về kỹ năng: Đánh giá kỹ năng thực hành đo được các thông số trong mạch điện theo yêu cầu của bài, lắp ráp một số mạch cơ bản
+ Thái độ: Tỉ mỉ, cẩn thận, chính xác, ngăn nắp trong công việc.
255
BÀI 3