toán logic kỹ thuật số
Toán logic & kỹ thuật số bản chất của các hệ thống số hiện đại và sự liên hệ hữu cơ giữa toán logic với kỹ thuật số
Ngày tải lên: 06/12/2013, 17:28
Logic kỹ thuật số thử nghiệm và mô phỏng P2
... ignores delay values within a logic element; it simply calculates the logic function performed by the element. A nominal-delay simulator assigns delay values to logic elements based on manufacturer’s ... of logic, is the set of elements encoun- tered during a backtrace from an internal circuit node, called the apex, to input state points. Definition 2.3 A predecessor of a logic element is a logic ... ranges of signals. First consider the strengths. A logic 1 or 0 can be represented as strong, weak, or floating. The strong value is gen- erated by a logic device that is driving an output. For example,...
Ngày tải lên: 17/10/2013, 22:15
Logic kỹ thuật số thử nghiệm và mô phỏng P3
... follows, the positive logic convention will be used. Any voltage between ground (Gnd) and +0.8 V represents a logic 0. A voltage between +2.4 V and +5.0 V (Vcc) represents a logic 1. A voltage between ... is arbitrarily selected and required to generate a logic 1, then the upper AND gate must generate a logic 1, requiring that inputs X 1 and X 2 must both be at logic 1. As before, a known value must be ... addition to correct logic response, it will usually be necessary to verify that the design performs within required time constraints. 3.2 APPROACHES TO TESTING Testing digital logic consists of...
Ngày tải lên: 20/10/2013, 17:15
Logic kỹ thuật số thử nghiệm và mô phỏng P4
... is an AND gate, and a logic 1 on its output only occurs if all its inputs have logic 1 values. This is called implication ; a 1 on the output of an AND gate implies logic 1 on all its inputs. ... greater difficulties because a logic assignment at its upper input must be justified through other logic, and a test at its output must be propagated through additional logic. An arbitrary propagation ... n 1 (A), assign a 1 to the fanout point, otherwise assign a 0. Logic values assigned during backtrace depend on (a) the function of the logic gate through which the backtrace passes and (b) the value...
Ngày tải lên: 20/10/2013, 17:15
Logic kỹ thuật số thử nghiệm và mô phỏng P5
... 254 SEQUENTIAL LOGIC TEST develop D-cubes for the super logic blocks by extending the basic memory element D-cubes through the preceding combinational logic. In the second step, beginning with a super logic ... super logic blocks. 2. Trace super logic block D-cubes to define sequential D-chains that define sequential circuit propagation paths. 3. Determine an exercise sequence for each sequential logic ... SRCC⁄⋅⋅+= CC⁄ 238 SEQUENTIAL LOGIC TEST component. Unfortunately, this assumption, while convenient, is an oversimplifica- tion. An error may indeed be a result of one or more logic faults, but it may...
Ngày tải lên: 24/10/2013, 15:15
Logic kỹ thuật số thử nghiệm và mô phỏng P6
... AUTOMATIC TEST EQUIPMENT Pin data PD 1 and PD 2 are identical; a logic 1 in pin memory is followed by a logic 0, another 1, and then a 0. However, because the timing generators are ... if all of them fail in an identical fashion, then the logical assumption is that there is a design error that occurred during either the logic design process or the physical design process. REFERENCES 321 6.2 ... In-Circuit and Functional, Electron. Eng. Times, January 3, 1983, pp. 25–29 21. Miczo, A., Digital Logic Testing and Simulation, Chapter 6, John Wiley & Sons, New York, 1986. 22. Runyan, S.,...
Ngày tải lên: 24/10/2013, 15:15
Logic kỹ thuật số thử nghiệm và mô phỏng P7
... of vectors, see Section 7.9.5. 7.8.3 Behavioral Fault Simulation The advent of RTL logic design and the resulting reliance on logic synthesis has had a major impact on design styles and productivity. ... No general method exists for spotting redundancies in logic circuits. 7.5.4 Bridging Faults Faults can be caused by shorts or opens. In TTL logic, an open at an input to an AND gate prevents that ... Figure 2.8. The signal 1’b1 connected to the preset in the dff denotes a logic 1. Similarly, 1’b0 denotes a logic 0. The next element in ckt7p3 is called bufif1 . The bufif1 ...
Ngày tải lên: 28/10/2013, 22:15
Bài toán thiết kế hệ thống khóa có mã hóa dựa trên các nguyên lý kỹ thuật số logic cơ bản (Sinh viên Nguyễn Việt Hùng)
Ngày tải lên: 30/03/2014, 23:15
Hoàn thiện Kế toán chi phí sản xuất & tính giá thành sản phẩm xây lắp tại Công ty Cổ phần hạ tầng kỹ thuật Sông Hồng
... hạ tầng kỹ thuật Sông Hồng 12 1.4.Tổ chức công tác kế toán của Công ty cổ phần xây dựng 14 hạ tầng kỹ thuật Sông Hồng 14 1.4.1.Tổ chức bộ máy kế toán 14 1.4.2.Tổ chức công tác kế toán 18 Chương ... kế toán ghi vào “Sổ cái TK 621” (Biểu số 07). Dựa vào các số liệu trên CTGS kế toán lập “Sổ chi tiết TK 621-Đường Ninh Dân-Thanh Hà” (Biểu số 06). Biểu số 05: SVTH: Lương Thị Nhung Lớp: Kế toán ... cơ sở kỹ thuật, … làm theo quý hoặc năm. Quá trình sản xuất phải đối chiếu với dự toán và thiết kế được duyệt. phải lấy dự toán làm thước đo sản phẩm, chất lượng sản phẩm mang tính kỹ thuật...
Ngày tải lên: 26/01/2013, 09:52
Bạn có muốn tìm thêm với từ khóa: