dce 2009 Thiết kế mạch số dùng HDL Chương 1: Phương pháp luận thiết kế vi mạch số CuuDuongThanCong.com https://fb.com/tailieudientucntt Computer Engineering 2009 Nội dung • Phương pháp luận thiết kế • Tham số cơng nghệ vi mạch Advanced Digital Design with the Verilog HDL – CuuDuongThanCong.com chapter https://fb.com/tailieudientucntt ©2009, Pham Quoc Cuong Computer Engineering 2009 Nội dung • Phương pháp luận thiết kế • Tham số công nghệ vi mạch Advanced Digital Design with the Verilog HDL – CuuDuongThanCong.com chapter https://fb.com/tailieudientucntt ©2009, Pham Quoc Cuong Computer Engineering 2009 Các xu hướng thiết kế • Thiết kế cổ điển (classical design methods)  Dựa giản đồ (schematic)  Paper & pencil • Thiết kế ngơn ngữ (computer-based languages methods)  Nhanh chóng  Mạch tích hợp hàng triệu cổng Được sử dụng rộng rãi thiết kế mạch phức tạp kích thước lớn Advanced Digital Design with the Verilog HDL – CuuDuongThanCong.com chapter https://fb.com/tailieudientucntt ©2009, Pham Quoc Cuong Computer Engineering 2009 Định luật Moore Advanced Digital Design with the Verilog HDL – CuuDuongThanCong.com chapter https://fb.com/tailieudientucntt ©2009, Pham Quoc Cuong Computer Engineering 2009 Ngôn ngữ đặc tả phần cứng (HDL) • Định nghĩa  Là ngơn ngữ thuộc lớp ngơn ngữ máy tính (computer language)  Dùng miêu tả cấu trúc hoạt động vi mạch  Dùng mô phỏng, kiểm tra hoạt động vi mạch  Biểu diễn hành vi theo thời gian cấu trúc không gian mạch  Bao gồm ký hiệu biểu diễn thời gian đồng thời (time and concurrence) Advanced Digital Design with the Verilog HDL – CuuDuongThanCong.com chapter https://fb.com/tailieudientucntt ©2009, Pham Quoc Cuong Computer Engineering 2009 Ngơn ngữ đặc tả phần cứng (HDL) • Ưu điểm     Dễ quản lý mạch lớn phức tạp Uyển chuyển độc lập với công nghệ Cho phép tái sử dụng thiết kế có sẵn Mạch tổng hợp tự động từ đặc tả • VerilogTM & VHDL  Được sử dụng rộng rãi công nghiệp  Theo chuẩn IEEE (Institute of Electrical and Electronics Engineerings)  Được hỗ trợ công cụ tổng hợp ASIC (appilcationspecific integrated circuits) FPGA (field-programmable gate arrays) Advanced Digital Design with the Verilog HDL – CuuDuongThanCong.com chapter https://fb.com/tailieudientucntt ©2009, Pham Quoc Cuong Computer Engineering 2009 Phương pháp luận thiết kế Lưu đồ thiết kế ASICs HDL Advanced Digital Design with the Verilog HDL – CuuDuongThanCong.com chapter https://fb.com/tailieudientucntt ©2009, Pham Quoc Cuong Computer Engineering 2009 Thiết kế ý niệm (Design Specification) • Đặc tả chi tiết     Chức Thời gian Năng lương tiêu hao … • Biểu diễn     Đồ thị trạng thái (state transation graph) Máy trạng thái (algorithmic-state machine) Ngôn ngữ cấp cao: SystemC, SuperLog… … Advanced Digital Design with the Verilog HDL – CuuDuongThanCong.com chapter https://fb.com/tailieudientucntt ©2009, Pham Quoc Cuong Computer Engineering 2009 Thiết kế phân hoạch (Design Partition) • Mạch lớn phân chia thành mạch nhỏ • Mỗi mạch nhỏ đặc tả HDL • Mỗi mạch nhỏ tổng hợp thời gian chấp nhận  Phương pháp thiết kế từ xuống (top-down design/ hierarchical design) Advanced Digital Design with the Verilog HDL – CuuDuongThanCong.com chapter Phân chia mạch cộng bits https://fb.com/tailieudientucntt ©2009, Pham Quoc Cuong 10 Computer Engineering 2009 Design Entry • Đặc tả thiết kế theo dạng chuẩn • Ngày dùng HDL • Mơ hình hành vi (behavioral modeling)     Được sử dụng nhiều công nghiệp Cho phép thiết kế chip lớn Chỉ mạch thực chức Khơng cần xây dựng phần cứng • Các bước thiết kế dùng mơ hình hành vi  Tạo hành vi nguyên mẫu cho thiết kế  Kiểm tra chức  Sửng dụng công cụ tổng hợp tối ưu ánh xạ thiết kế vào công nghệ Advanced Digital Design with the Verilog HDL – CuuDuongThanCong.com chapter https://fb.com/tailieudientucntt ©2009, Pham Quoc Cuong 11 Computer Engineering 2009 Mô kiểm tra chức (Simulation & Function verification) • Quay bước phát lỗi • bước tiến hành kiểm tra Test plan -  Lập kế hoạch kiểm tra: chức cần kiểm tra kiểm tra nào?  Thiết kế mẫu kiểm tra (testbench)  Thực kiểm tra testbench testbench Kiểm tra tích hợp module testbench testbench Các module riêng lẻ Advanced Digital Design with the Verilog HDL – CuuDuongThanCong.com chapter https://fb.com/tailieudientucntt ©2009, Pham Quoc Cuong 12 Computer Engineering 2009 Thiết kế tích hợp kiểm tra (Design integration and Verification) • Các mạch nhỏ tích hợp lại kiểm tra chức • Cần có testbench riêng kiểm tra chức ngõ nhập-xuất, hoạt động bus… • Đây bước định phải thực hồn hảo để đảm bảo tính đắn trình tổng hợp Advanced Digital Design with the Verilog HDL – CuuDuongThanCong.com chapter https://fb.com/tailieudientucntt ©2009, Pham Quoc Cuong 13 Computer Engineering 2009 Presynthesis Sign-off • Bảo đảm tất chức thể testbench • Bảo đảm khác biệt chức biểu diễn mơ hình hành vi thiết kế giải hồn tồn • Sign-off thực sau tất lỗi chức giải xong Advanced Digital Design with the Verilog HDL – CuuDuongThanCong.com chapter https://fb.com/tailieudientucntt ©2009, Pham Quoc Cuong 14 Computer Engineering 2009 Tổng hợp mức cổng ánh xạ cơng nghệ (Gate-level synthesis and Technology mapping) • Sử dụng công cụ tổng hợp để tạo biểu diễn luận lý tối ưu thực theo công nghệ có • Cơng cụ tối ưu loại bỏ dư thừa giảm diện tích mạch logic cần dùng để thực • Kết ánh xạ vào FPGA  Netlist  Cơ sở liệu Advanced Digital Design with the Verilog HDL – CuuDuongThanCong.com chapter https://fb.com/tailieudientucntt ©2009, Pham Quoc Cuong 15 Computer Engineering 2009 Thiết kế sau tổng hợp (Post-synthesis design validation) • Bộ so sánh thực phần mềm đồ họa • Tìm hiểu giải khác biệt cách cẩn thận Advanced Digital Design with the Verilog HDL – CuuDuongThanCong.com chapter https://fb.com/tailieudientucntt ©2009, Pham Quoc Cuong 16 Computer Engineering 2009 Kiểm tra thời gian sau tổng hợp (Post-synthesis timing verification) • Thời gian mạch phải phù hợp với thiết kế đường then chốt (critical path) • Bước lặp lại sau bước loại bỏ điện dung không mong muốn (parasitic extraction) • Thực tổng hợp lại thời gian không phù hợp thiết kế  Thay đổi kích thước transitor  Thay đổi kiến trúc mạch  Thay đổi công nghệ Advanced Digital Design with the Verilog HDL – CuuDuongThanCong.com chapter https://fb.com/tailieudientucntt ©2009, Pham Quoc Cuong 17 Computer Engineering 2009 Kiểm tra sản phẩm mô lỗi (Test generation and fault simulation) • Sau chế tạo, mạch tích hợp phải kiểm tra tính đắn (lỗi sản xuất - khơng phải lỗi thiết kế) • Có thể dùng lại mẫu kiểm tra mơ hình hành vi để kiểm tra sản phẩm sau chế tạo • Mô lỗi định tập hợp mẫu dùng để kiểm tra có phát lỗi hay không Sử dụng phần mềm tạo thêm mẫu thử Advanced Digital Design with the Verilog HDL – CuuDuongThanCong.com chapter https://fb.com/tailieudientucntt ©2009, Pham Quoc Cuong 18 Computer Engineering 2009 Sắp đặt nối dây (placement and routing) • Sắp xếp linh kiện (cell) lên vùng giới hạn kết nối đường tín hiệu chúng • Chèn tín hiệu clock vào mạch cho không xảy lệch xung clock (clock skew) Advanced Digital Design with the Verilog HDL – CuuDuongThanCong.com chapter https://fb.com/tailieudientucntt ©2009, Pham Quoc Cuong 19 Computer Engineering 2009 Kiểm tra thiết kế vật lý điện (Physical and electrical design rule checks) • Layout lý thiết kế phải kiểm tra ràng buộc  Độ dày vật liệu (material width)  Chồng lấp (overlap)  Tách biệt (separation) • Kiểm tra điện  Fan-out  Các tín hiệu khơng trộn lẫn với (compromise) • Nhiễu • Tiêu hao lượng Advanced Digital Design with the Verilog HDL – CuuDuongThanCong.com chapter https://fb.com/tailieudientucntt ©2009, Pham Quoc Cuong 20 Computer Engineering 2009 Loại bỏ ký sinh (Parasitic extraction) • Điện dung ký sinh (parasitic capaciance)  Khơng có thiết kế  Ảnh hưởng xấu đến hoạt động mạch  Làm giảm băng thơng • Sử dụng phần mềm để tạo kiểm tra xác đặc tính điện thời gian (electrical characteristics and timing performance) Advanced Digital Design with the Verilog HDL – CuuDuongThanCong.com chapter https://fb.com/tailieudientucntt ©2009, Pham Quoc Cuong 21 Computer Engineering 2009 Design sign-off • Các ràng buộc thỏa mãn • Đặc tả bao gồm hình dạng hình học cho q trình sản xuất • Các tài ngun mở rộng để chip sản xuất thỏa mãn thiết kế hiệu suất chức Advanced Digital Design with the Verilog HDL – CuuDuongThanCong.com chapter https://fb.com/tailieudientucntt ©2009, Pham Quoc Cuong 22 Computer Engineering 2009 Nội dung • Phương pháp luận thiết kế • Tham số công nghệ vi mạch Advanced Digital Design with the Verilog HDL – CuuDuongThanCong.com chapter https://fb.com/tailieudientucntt ©2009, Pham Quoc Cuong 23 Market volume to amortize, time to prototype Computer Engineering 2009 Tham số công nghệ Full-custom IC Standard Cells FPGAs, Gate arrays PLDs Non-recurring engineering cost, process complexity, density, speed Advanced Digital Design with the Verilog HDL – CuuDuongThanCong.com chapter https://fb.com/tailieudientucntt ©2009, Pham Quoc Cuong 24 ... Engineering 2009 Thiết kế phân hoạch (Design Partition) • Mạch lớn phân chia thành mạch nhỏ • Mỗi mạch nhỏ đặc tả HDL • Mỗi mạch nhỏ tổng hợp thời gian chấp nhận  Phương pháp thiết kế từ xuống (top-down... nhiều công nghiệp Cho phép thiết kế chip lớn Chỉ mạch thực chức Khơng cần xây dựng phần cứng • Các bước thiết kế dùng mơ hình hành vi  Tạo hành vi nguyên mẫu cho thiết kế  Kiểm tra chức  Sửng... Các xu hướng thiết kế • Thiết kế cổ điển (classical design methods)  Dựa giản đồ (schematic)  Paper & pencil • Thiết kế ngơn ngữ (computer-based languages methods)  Nhanh chóng  Mạch tích hợp