1. Trang chủ
  2. » Giáo Dục - Đào Tạo

(Luận văn thạc sĩ) thiết kế các bộ điều khiển IMC PID dựa trên phương pháp khử nhiễu cho các quá trình bậc một có thời gian trễ

81 22 0

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Định dạng
Số trang 81
Dung lượng 3,48 MB

Cấu trúc

  • CHƯƠNG 1: MỞ ĐẦU 1.1. Lý do chọn đề đề tài (8)
    • 1.2. Đối tượng nghiên cứu (0)
    • 1.3. Phạm vi nghiên cứu (10)
    • 1.4. Phương pháp nghiên cứu (10)
    • 1.5. Ý nghĩa khoa học và thực tiễn của đề tài (10)
  • CHƯƠNG 2: GIỚI THIỆU CÁC QUÁ TRÌNH ỔN ĐỊNH VÀ CÓ THỜI GIAN TRỄ (11)
    • 2.1. Đặc tính động học của các quá trình tiêu biểu (11)
      • 2.1.1. Đặc tính thời gian (11)
      • 2.1.2. Đặc tính tần số (12)
    • 2.2. Các quá trình tiêu biểu (13)
      • 2.2.1. Quá trình bậc một không có thời gian trễ (13)
      • 2.2.2. Hệ bậc hai không có thời gian trễ (14)
      • 2.2.3. Khâu trễ (16)
      • 2.2.4. Hàm bậc một có thời gian trễ (16)
      • 2.2.5. Hàm bậc hai có thời gian trễ (17)
    • 3.1. Giới thiệu (18)
    • 3.2. Khảo sát các phương pháp thiết kế bộ điều khiển PID (18)
      • 3.2.1. Phương pháp của Ziegler - Nichols (18)
      • 3.2.2. Phương pháp của Lee (21)
      • 3.2.3. Phương pháp của Horn (28)
      • 3.2.4. Phương pháp của Rivera (33)
  • CHƯƠNG 4: CÁC PHƯƠNG PHÁP THIẾT KẾ PI/PID ĐIỂN HÌNH (18)
    • 4.1. Phương pháp tổng hợp trực tiếp (40)
    • 4.2. Phương pháp IMC (44)
    • 4.3. Phương pháp điều chỉnh theo các mối quan hệ (47)
    • 4.4. Phương pháp điều chỉnh on-line sau khi lắp đặt bộ điều khiển (49)
    • 4.5. Phương pháp đáp ứng tần số (51)
    • 4.6. Phương pháp mô phỏng máy tính (52)
  • CHƯƠNG 5:PHƯƠNG PHÁP THIẾT KẾ BỘ ĐIỀU KHIỂN IMC-PID (0)
    • 5.1. Phương pháp xác định bộ điều khiển hồi tiếp lý tưởng (0)
    • 5.2. Thiết kế bộ điều khiển IMC-PID kết hợp bộ lọc bậc thấp (56)
      • 5.2.1. Mô hình xử lý FOPDT (First Order Plus Dead Time Process) (56)
      • 5.2.2. Mô hình quá trình tích phân cộng thời gian trễ IPDT (0)
      • 5.2.3. Mô hình quá trình không ổn định FODUP (59)
  • CHƯƠNG 6: CÁC PHƯƠNG PHÁP ĐÁNH GIÁ TÍNH ỔN ĐỊNH BỀN VỮNG CỦA BỘ ĐIỀU KHIỂN (0)
    • 6.1. Các tiêu chuẩn ổn định điển hình (60)
      • 6.1.1. Tiêu chuẩn ổn định BODE (60)
      • 6.1.2. Tiêu chuẩn ổn định Nyquist (62)
    • 6.2. Các chỉ tiêu so sánh của đặc tính đầu ra (63)
      • 6.2.1. Các chỉ tiêu chất lượng (63)
      • 6.2.2. Các tiêu chuẩn tối ưu hóa đáp ứng quá độ (64)
    • 6.3. Phương pháp ổn định bền vững theo giá trị Ms (Maximum Sensitivity) (66)
    • 7.1. Mô phỏng và phân tích quá trình bậc 1 có thời gian trễ (FOPDT) (69)
    • 7.2. Quá trình FOPDT bởi nghiên cứu của Lee et al (71)
    • 7.3. Mô hình tháp chưng cất (0)
    • 7.4. Các quá trình không ổn định FODUP (75)
  • CHƯƠNG 8: KẾT LUẬN (0)
  • TÀI LIỆU THAM KHẢO (79)

Nội dung

GIỚI THIỆU CÁC QUÁ TRÌNH ỔN ĐỊNH VÀ CÓ THỜI GIAN TRỄ

Đặc tính động học của các quá trình tiêu biểu

Đặc tính động học của hệ thống thể hiện sự biến đổi tín hiệu đầu ra theo thời gian khi có sự tác động từ tín hiệu đầu vào Mặc dù có nhiều loại hệ thống điều khiển trong thực tế, nhưng những hệ thống có mô hình toán học tương tự sẽ có đặc tính động học giống nhau Để nghiên cứu đặc tính động này, tín hiệu đầu vào thường được lựa chọn là các tín hiệu cơ bản như hàm xung đơn vị, hàm nấc đơn vị hoặc hàm điều hòa.

2.1.1 Đặc tính thời gian Đặc tính thời gian của hệ thống mô tả sự thay đổi tín hiệu ở đầu ra của hệ thống khi tín hiệu vào là hàm xung đơn vị hay hàm nấc đơn vị

Nếu tín hiệu vào là hàm xung đơn vị r(t)=(t)thì đáp ứng của hệ thống là :

c(t) = L -1 {C(s)} = L -1 {G(s)} = g(t) (2.2) g(t)được gọi là đáp ứng xung hay còn gọi là hàm trọng lượng của hệ thống

Đáp ứng xung là phản ứng của hệ thống khi tín hiệu đầu vào là hàm xung đơn vị Theo công thức (2.2), đáp ứng xung được xác định là biến đổi Laplace ngược của hàm truyền Nếu tín hiệu đầu vào là hàm nấc đơn vị r(t) = 1(t), thì đáp ứng của hệ thống sẽ được xác định dựa trên điều này.

Biểu thức (2.4) có được do áp dụng tính chất ảnh tích phân của phép biến đổi Laplace Đặt:

𝑕(𝑡)được gọi là đáp ứng nấc hay còn gọi là hàm quá độ của hệ thống

Đáp ứng nấc là phản ứng của hệ thống khi tín hiệu đầu vào là hàm nấc đơn vị Theo biểu thức (2.5), đáp ứng nấc được xác định là tích phân của đáp ứng xung.

2.1.2 Đặc tính tần số Đặc tính tần số của hệ thống tuyến tính liên tục mô tả quan hệ giữa tín hiệu ra và tín hiệu vào của hệ thống ở trạng thái xác lập khi thay đổi tần số của tín hiệu dao động điều hòa tác động ở đầu vào của hệ thống Định nghĩa: Đặc tính tần số của hệ thống là tỉ số giữa tín hiệu ra ở trạng thái xác lập và tín hiệu vào hình sin Đặc tính tần số = 𝐶(𝑗 ω)

Để trực quan hóa đặc tính tần số, hai loại đồ thị phổ biến được sử dụng là biểu đồ Bode và biểu đồ Nyquist.

Biểu đồ Bode biên độ: đồ thị biểu diễn mối quan hệ giữa logarith của đáp ứng biên độ 𝐿(ω)theo tần sốω

𝐿(ω)- đáp ứng biên độ tính theo đơn vị dB(decibel)

Biểu đồ Bode pha: đồ thị biểu diễn mối quan hệ giữa đáp ứng pha 𝜑(ω)theo tần số ω

 Biểu đồ Nyquist: (đường cong Nyquist)

Là đồ thị biểu diễn đặc tính tần số 𝐺(𝑗ω)trong hệ tọa độ cực khi ω thay đổi từ

0 → ∞ Nói cách khác đường cong Nyquist chính là tập hợp tất cả các điểm ngọn của vector biểu diễn số phức 𝐺(𝑗ω)

Biểu đồ Bode và biểu đồ Nyquist, mặc dù có hình thức khác nhau, nhưng cung cấp thông tin tương tự về hệ thống Thông qua biểu đồ Bode, ta có thể suy diễn ra biểu đồ Nyquist và ngược lại.

Các quá trình tiêu biểu

2.2.1 Quá trình bậc một không có thời gian trễ

Thông số đặc trưng : K là hệ số khuếch đại τ là hằng số thời gian của hệ Đặc tính thời gian:

Từ ảnh Laplace của đáp ứng:

Ta có hàm quá độ:

Nếu gọi giá trị xác lập của 𝑕 𝑡 là: 𝑕 ∞ = lim 𝑥→∞ 𝑕 𝑡 = 𝐾 (2.11) Tại t=τ ta có: 𝑕 𝜏 = 1 − 𝑒 −1 𝐾 ≈ 0,632𝐾 = 63,2% 𝐾 (2.12) Tức là thời điểm t = τ, tín hiệu ra được 63,2% giá trị xác lập(ổn định)

Hằng số thời gian τ là yếu tố quyết định tốc độ đáp ứng của hệ thống; hệ thống có τ nhỏ sẽ nhanh chóng ổn định, trong khi hệ thống có τ lớn cần nhiều thời gian hơn để đạt trạng thái ổn định.

Hàm trọng lượng nhận được bằng cách lấy đạo hàm của hàm quá độ:

Nhân tử và mẫu với 1 − 𝜏𝑗𝜔 , ta được:

Biên độ logarit:𝐿 𝜔 = 20 lg 𝐴 𝜔 = 20 lg 𝐾 − 20 lg 𝜏𝜔 2 + 1 (2.18)

2.2.2.Hệ bậc hai không có thời gian trễ

Trong đó: τ: hằng số thời gian

K: hệ số khuếch đại 𝜉: hệ số tắt dần Đặc tính thời gian:

Xét phương trình đặc tính: 𝜏 2 𝑠 2 + 2𝜉𝜏𝑠 + 1 = 0 (2.20)

Ta phân biệt hai trường hợp:

 Khi 𝜉 ≥ 1, hệ được gọi là hệ quán tính bậc hai

 Khi 0 ≤ 𝜉 < 1, hệ được gọi là hệ dao động bậc hai

 Hệ quán tính bậc hai

 Khi 𝜉 ≥ 1, phương trình đặc tính có hai nghiệm thực phân biệt Nếu ký hiệu hai nghiệm này là 𝑠 1 = − 1

Do đó hệ quán tính bậc hai tương đương với khâu quán tính bậc nhất ghép nối tiếp có các hằng số thời gian 𝜏 1 và 𝜏 2

 Khi 𝜉 = 1, phương trình đặc tính có nghiệm kép 𝑠 1 = 𝑠 2 = − 1

 Hệ dao động bậc hai

 Khi 0 ≤ 𝜉 < 1: Phương trình đặc tính có hai nghiệm phức

Các biểu thức trên mô tả đặc tính thời gian của hệ dao động bậc hai với dạng dao động tắt dần Hàm quá độ giảm dần về giá trị xác lập K, trong khi hàm trọng lượng giảm về 0 Khi giá trị 𝜉 càng lớn, dao động tắt dần diễn ra nhanh hơn, vì vậy 𝜉 được gọi là hệ số suy giảm hay hệ số tắt dần.

 Khi 𝜉 = 0 thì 𝑕 𝑡 = 𝐾 1 − 𝑠𝑖𝑛 𝜔 𝑛 𝑡 + 90 0 , đáp ứng của hệ là dao động không đổi với tần số 𝜔 𝑛 = 1

𝜏 Do đó 𝜔 𝑛 gọi là tần số riêng của hệ dao động bậc hai

Nếu khảo sát mở rộng với 𝜉 < 0thì đáp ứng sẽ có dạng dao động tăng dần,

𝑕 ∞ = ∞nên khi 𝜉 < 0hệ bậc hai không ổn định

Khảo sát trong miền tần số

Hàm truyền tần số của hệ bậc hai

−𝜏 2 𝜔 2 +2𝜉𝜏𝑗𝜔 +1 (2.32) Tách phần thực và phần ảo ta được:

Khâu trễ là khâu động học mà sau một khoảng thời gian xác định, lượng ra lập lại lượng vào mà không bị méo tín hiệu

Làm trễ hàm tín hiệu vào u(t) một khoảng thời gian τ ta được tín hiệu ra:

Biến đổi Laplace hàm trễ ta được:

Biên độ logarit: 𝐿 𝜔 = 20 lg 𝐴 𝜔 = 20 lg 1 = 0dB (2.45)

2.2.4 Hàm bậc một có thời gian trễ

Đặc tính tần số của hệ bậc một có thời gian trễ được mô tả bằng biên độ 𝐴 𝜔 và 𝐿 𝜔 không thay đổi so với hệ bậc hai không có thời gian trễ Tuy nhiên, hệ bậc một này có thêm góc lệch pha 𝜔𝜏.

2.2.5 Hàm bậc hai có thời gian trễ

Hàm quá độ h(t-τ) của hệ bậc 2 không có thời gian trễ được mô tả bởi phương trình 𝜏²𝑠² + 2𝜉𝜏𝑠 + 1 Đặc tính thời gian của hệ này cho thấy sự tương đồng với hệ bậc 1 có thời gian trễ trong việc xác định đặc tính tần số.

PHÂN TÍCH VÀ SO SÁNH CÁC PHƯƠNG PHÁP ĐIỀU KHIỂN ĐIỂN HÌNH

Giới thiệu

Các giải thuật điều khiển Tỷ lệ - Tích phân – Vi phân (PID) được ứng dụng rộng rãi trong công nghiệp nhờ tính đơn giản, độ tin cậy và hiệu quả Mặc dù có nhiều kỹ thuật điều khiển tiên tiến, bộ điều khiển PID vẫn phù hợp với nhiều vòng điều khiển công nghiệp Trong các ứng dụng điều khiển quá trình, việc khử nhiễu thường quan trọng hơn so với việc theo dõi giá trị đặt, do đó, thiết kế bộ điều khiển tập trung vào khử nhiễu đang là vấn đề nghiên cứu chính trong thời gian gần đây.

Các phương pháp điều chỉnh PID của Rivera cùng cộng sự, Morari và Zafiriou, Horn cùng cộng sự, Lee cùng cộng sự, cùng với các phương pháp trực tiếp của Smith (DS) và Chen & Seborg (DS – d) là những ví dụ tiêu biểu về việc đạt được một đáp ứng vòng kín mong muốn Những phương pháp này tính toán các thông số điều khiển PID nhằm tạo ra một bộ điều khiển, từ đó mang lại đáp ứng vòng kín lý tưởng.

Khảo sát các phương pháp thiết kế bộ điều khiển PID

3.2.1 Phương pháp của Ziegler – Nichols

Phương pháp Ziegler và Nichols giúp xác định thông số tối ưu cho bộ điều khiển PID dựa trên đáp ứng quá độ của đối tượng hoặc hệ thống kín.

 Dùng phương pháp quá độ của đối tượng

Phương pháp Ziegler – Nichols, còn được gọi là phương pháp thứ nhất, được sử dụng để xác định các thông số 𝐾 𝑃, 𝑇 𝑁 và 𝑇 𝑉 cho các bộ điều khiển P, PI, PID Phương pháp này áp dụng cho các hệ thống có thể mô tả dưới dạng khâu bậc nhất có trễ.

CÁC PHƯƠNG PHÁP THIẾT KẾ PI/PID ĐIỂN HÌNH

Phương pháp tổng hợp trực tiếp

Phương pháp tổng hợp trực tiếp thiết kế bộ điều khiển dựa trên mô hình của quá trình và hàm truyền vòng kín lý tưởng, thường được sử dụng để thiết kế các bộ điều khiển với đáp ứng giá trị đặt Tuy nhiên, phương pháp này cũng có thể áp dụng cho đáp ứng của nhiễu (Chen và Seborg, 2002) Không phải tất cả các phương pháp thiết kế bộ điều khiển phản hồi đều cho ra dạng chuẩn PID; phương pháp tổng hợp trực tiếp có khả năng tạo ra các bộ điều khiển PI/PID cho các mô hình của các quá trình thông thường.

Xét sơ đồ khối của một hệ thống điều khiển hồi tiếp trên hình 4.1

Hình 4.1 Sơ đồ khối của hệ thống điều khiển hồi tiếp.[3]

Từ đó, ta xác định được hàm truyền vòng kín với tín hiệu vào là giá trị đặt như sau:

 (4.1) Để đơn giản, cho G = G c G v G p và giả định rằng K m = G m Khi đó, công thức (2.5) rút gọn thành:

Từ đây, ta nhận được biểu thức của bộ điều khiển hồi tiếp như sau:

Công thức (2.7a) chứa 2 biến là G và tỷ số Y/ Y sp nên không thể được sử dụng để thiết kế bộ điều khiển Gc

Thay G bằng mô hình xấp xỉ G và thay tỷ số Y/Y sp bằng hàm truyền vòng kín lý tưởng (Y/Ysp) d Khi đó, bộ điều khiển Gc trở thành:

(4.3b) Đặc tính của (Y / Y sp ) d là quyết định thiết kế quan trọng và sẽ được xem xét sau trong phần này

Hàm truyền vòng kín lý tưởng

Với các quá trình không có thời gian trễ, mô hình bậc 1 như công thức (2.8) là một sự lựa chọn hợp lý:

Thay (2.8) vào (2.7b), công thức cho bộ điều khiển G c trở thành như sau:

Nếu hàm truyền của quá trình có chứa một khâu trễ, sự lựa chọn hợp lý hàm truyền vòng kín là:

Kết hợp công thức (4.6) và (4.3b) được:

Mặc dù bộ điều khiển này không phải là dạng PID chuẩn, nó vẫn có thể thực hiện được

Xấp xỉ bậc một trong khai triển chuỗi Taylor của e   s , ta có: s 1 e     s (4.8)

Thay (4.8) vào mẫu số của (4.7), ta được:

Mô hình bậc một có thời gian trễ

Hãy xem xét mô hình bậc một có thời gian trễ dạng chuẩn:

(4.10) Thay (4.10) vào (4.9), biến đổi về dạng bộ điều khiển PI, G c K c  1 1/  I s , với:

Các biểu thức trong thiết lập bộ điều khiển PI cho thấy Kc tỉ lệ nghịch với K, điều này hợp lý khi phân tích ổn định Nếu Kc không đổi, phương trình đặc trưng và tính ổn định của hệ thống vòng kín cũng không thay đổi Thêm vào đó, τI cần lớn để điều khiển đầy đủ do các quá trình trễ có giá trị τ lớn Khi λ giảm, Kc tăng, yêu cầu hoạt động điều khiển trở nên khó khăn hơn Thời gian trễ θ giới hạn Kc, ngay cả khi λ tiến gần về 0 Ngược lại, Kc trở thành không bị chặn khi θ = 0.

Xét mô hình bậc hai có thời gian trễ nhƣ sau:

(4.12) Thay vào (4.9), biến đổi về dạng bộ điều khiển PID

Các mối quan hệ trong công thức (4.14) chỉ ra rằng khi giá trị θ tăng cao, K c sẽ gia tăng trong khi τI và τD không thay đổi Thêm vào đó, thời gian trễ sẽ đặt ra một giới hạn cho K c khi  tiến tới 0.

Các thiết lập bộ điều khiển trong công thức (4.11) và (4.14) càng bảo toàn (K c càng nhỏ), khi  tăng

Trong mục 4.2, sẽ trình bày một số hướng dẫn lựa chọn áp dụng cho cả hai phương pháp tổng hợp trực tiếp và IMC Đặc tính của hàm truyền vòng kín lý tưởng, được thể hiện qua mô hình quá trình giả định, cũng như đáp ứng giá trị đặt lý tưởng, sẽ được phân tích Mô hình bậc một có thời gian trễ cũng sẽ được đề cập đến.

Công thức (4.6) với giá trị 37 là sự lựa chọn hợp lý cho nhiều quá trình, nhưng không áp dụng cho tất cả Đặc biệt, nếu mô hình quá trình có một điểm zero nằm bên phải mặt phẳng phức, được biểu thị bằng (1 - τa s) với τa > 0, thì việc sử dụng công thức này sẽ không phù hợp.

Trong phương trình (4.6), bộ điều khiển có thừa số (1 - τ a s) ở mẫu, dẫn đến hệ thống không ổn định, điều này không phải là điều mong muốn Để khắc phục vấn đề này, ta có thể chuyển đổi (4.6) thành (4.15).

Phương pháp tổng hợp trực tiếp không phù hợp cho các mô hình của những quá trình có cực không ổn định Tuy nhiên, nếu mô hình ổn định bậc một, phương pháp này có thể được áp dụng bằng cách bổ sung một vòng điều khiển hồi tiếp.

Phương pháp IMC

Phương pháp thiết kế mô hình IMC, được phát triển bởi Morari và cộng sự, là một phương pháp toàn diện hơn, dựa trên mô hình giả định và dẫn đến biểu thức giải tích cho các thiết lập bộ điều khiển IMC và phương pháp tổng hợp trực tiếp có mối liên hệ chặt chẽ, cho ra các bộ điều khiển giống nhau nếu các thông số thiết kế được quy định nhất quán Tuy nhiên, IMC có ưu điểm vượt trội khi cho phép áp dụng với mô hình bất định và cân bằng giữa hiệu quả và độ ổn định bền vững được xem xét một cách hệ thống hơn.

Sơ đồ khối đơn giản của phương pháp IMC được biểu diễn trong sơ đồ 4.2(b)

Hình 4.2a Sơ đồ cấu trúc hệ thống điều khiển hồi tiếp cổ điển

Hình 4.2b Sơ đồ cấu trúc hệ thống điều IMC

Hai sơ đồ 4.2(a) và 4.2(b) so sánh giữa cấu trúc hồi tiếp cổ điển và cấu trúc IMC

Hai sơ đồ khối này tương tự nhau khi hai bộ điều khiển G c và G I thỏa mãn quan hệ:

Do đó bất cứ bộ IMC 𝐺 𝐼 nào cũng tương đương với bộ điều khiển hồi tiếp G C và ngược lại

Dùng đại số sơ đồ khối, tín hiệu ra của hệ hồi tiếp IMC được viết như sau:

Trường hợp đặc biệt với mô hình lí tưởng, 𝐺 = 𝐺 thì (4.17) trở thành:

Bộ điều khiển IMC được thiết kế qua 2 bước:

Bước 1: Mô hình của quá trình được phân chia thành hai thành phần:

Trong đó 𝐺 + chứa toàn bộ thời gian trễ và các điểm zero nằm bên phải mặt phẳng phức

Ngoài ra, 𝐺 + yêu cầu ở trạng thái ổn định để đảm bảo rằng hai yếu tố trong công thức (4.19) là duy nhất

Bước 2: Thiết lập bộ điều khiển:

𝐺 −𝑓 (4.20) trong đó f là một bộ lọc có chức năng tăng ổn định trạng thái Nó thường có dạng:

Tham số r là một số nguyên dương, thường r = 1

Bộ điều khiển IMC trong công thức (4.20) chỉ dựa trên một phần của mô hình quá trình, 𝐺 −, thay vì toàn bộ mô hình G Việc sử dụng G có thể dẫn đến bộ điều khiển chứa một khâu dự báo e   s nếu 𝐺 + có thời gian trễ θ, hoặc một cực không ổn định nếu 𝐺 + có zero bên phải mặt phẳng phức Do đó, bằng cách áp dụng thừa số từ (4.19) và sử dụng bộ lọc theo dạng (4.21), bộ điều khiển 𝐺 𝐼 sẽ đảm bảo tính khả thi và ổn định.

Trường hợp lý tưởng khi các mô hình hoàn hảo (𝐺 = 𝐺), thay (4.20) vào

(4.18), nhận được đáp ứng vòng kín:

(4.22) Như vậy, hàm truyền vòng kín cho đáp ứng giá trị đặt là:

Các phương pháp thiết kế IMC và tổng hợp trực tiếp có khả năng tạo ra các bộ điều khiển tương đương và các đáp ứng vòng kín giống hệt nhau, bất chấp sai số của mô hình hiện tại Sự tương đương này xảy ra khi hàm truyền mong muốn \( Y_R / \) trong (4.3b) được thiết lập bằng \( Y_R / \) trong (4.23) Công thức (4.16) minh họa cách chuyển đổi \( G_I \) thành \( G_c \) tương đương.

Lựa chọn là yếu tố quan trọng trong hai phương pháp thiết kế: tổng hợp trực tiếp và IMC Tăng cường lựa chọn sẽ dẫn đến việc tạo ra một bộ điều khiển bảo toàn hơn.

K C giảm trong khi τ I tăng Một số hướng dẫn IMC về  được công bố cho mô hình bậc một có thời gian trễ (4.10):

Phương pháp điều chỉnh theo các mối quan hệ

 Phương pháp điều chỉnh IMC thông qua các mối quan hệ

Phương pháp IMC có thể được sử dụng để rút ra các thiết lập của bộ điều khiển PID cho một loạt các mô hình hàm truyền

Bảng 4.1 Thiết lập bộ điều khiển PID dựa trên IMC cho Gc(s) (Chien và Fruehauf,

Dạng song song Dạng nối tiếp

Bảng 4.2 Thiết lập bộ điều khiển PID tương đương giữa dạng nối tiếp và song song

 Điều chỉnh mô hình LD(Little Time Delay)

Mô hình bậc 1 hoặc 2 với thời gian trễ nhỏ (𝜃/𝜏 ≪ 1) được gọi là mô hình LD Phương pháp IMC và phương pháp tổng hợp trực tiếp có thể cung cấp các đáp ứng giá trị đặt chính xác, nhưng lại làm chậm phản ứng của nhiễu do thời gian trễ τI lớn.

Vấn đề này có thể được giải quyết trong ba cách khác nhau

Xấp xỉ bằng mô hình tích phân có thời gian trễ:

Sau đó, có thể sử dụng các quy tắc điều chỉnh IMC để xác định các thiết lập bộ điều khiển

Giới hạn giá trị của τ I trong các mô hình trễ chiếm ưu thế cho thấy rằng các bộ điều khiển IMC tiêu chuẩn đối với mô hình bậc 1 và bậc 2 sẽ tạo ra phản ứng nhiễu chậm do giá trị τ I rất lớn.

Skogestad (2003) đã đề xuất giới hạn giá trị của  I :

(4.24) Trong đó: 1 là thời gian liên tục lớn nhất (nếu là mô hình bậc 2)

Thiết kế bộ điều khiển cho đáp ứng của nhiễu

Phương pháp điều chỉnh on-line sau khi lắp đặt bộ điều khiển

Điều chỉnh bộ điều khiển là một sự thỏa hiệp giữa khả năng thực thi và độ ổn định bền vững của hệ thống Các thiết lập bộ điều khiển không cần phải chính xác tuyệt đối mà có thể chấp nhận sai số nhất định (khoảng ± 10%), điều này ít ảnh hưởng đến đáp ứng vòng kín Trong nhiều quá trình, việc tự động điều chỉnh từng bộ điều khiển là không khả thi Thông thường, việc điều chỉnh được thực hiện bởi chuyên gia kiểm soát hoặc người điều hành, nhưng do mỗi người thường phải quản lý từ 300-1000 vòng điều khiển, nên không thể điều chỉnh tất cả Kỹ thuật chẩn đoán hiện có giúp theo dõi và cải thiện hiệu suất của hệ thống điều khiển.

Hơn 60 năm trước, Ziegler và Nichols (1942) công bố một bài báo cổ điển giới thiệu phương pháp CC cho việc điều chỉnh bộ điều khiển điều Nó được dựa trên biện pháp thử và sai:

Sau khi quá trình đạt trạng thái ổn định, cần loại bỏ các khâu điều khiển tích phân và vi phân bằng cách thiết lập  D bằng 0 và  I ở giá trị tối đa có thể.

Bước 2 Thiết lập K C bằng một giá trị nhỏ (ví dụ < 0.5) và đặt bộ điều khiển ở chế độ tự động

Bước 3: Thực hiện một điều chỉnh nhỏ và tạm thời cho giá trị đặt, nhằm tách biệt điều khiển khỏi giá trị này Tăng dần hệ số K C theo từng bước nhỏ cho đến khi xuất hiện dao động liên tục với biên độ ổn định.

Time (d) K c >K cu (Trạng thái bão hòa)

Time (c) K c >K cu (Trạng thái không bão hòa) y

Hình 4.3 Đồ thị thực nghiệm K cu [3]

Giá trị số của K C tạo ra dao động liên tục là K Cu Chu kỳ của dao động liên tục tương ứng là P u

Bước 4 Tính toán các thiết lập bộ điều khiển PID

P u /6.3 Bảng 4.3 Thiết lập bộ điều khiển dựa trên phương pháp CC

Bước 5: Đánh giá các thiết lập bộ điều khiển bằng cách thực hiện một thay đổi nhỏ trong giá trị đặt và theo dõi phản ứng của hệ thống trong vòng kín Nếu cần thiết, hãy tinh chỉnh các thiết lập để cải thiện hiệu suất.

Phương pháp CC thường được khuyến cáo bởi nhiều nhà thiết kế bộ điều khiển Tuy nhiên, nó tồn tại một số khuyết điểm lớn như sau:

Thời gian dài dành cho các thử nghiệm và quá trình động học chậm có thể ảnh hưởng tiêu cực đến năng suất sản xuất và chất lượng sản phẩm Việc kéo dài các thử nghiệm không chỉ làm giảm hiệu quả sản xuất mà còn có thể dẫn đến sản phẩm kém chất lượng.

Trong nhiều ứng dụng, phương pháp CC có thể bị phản đối vì quá trình bị đưa đến giới hạn ổn định

Phương pháp điều chỉnh không phù hợp cho các quá trình tích phân hoặc vòng hở không ổn định do tính không ổn định ở cả hai giá trị cao và thấp của KC Các mô hình bậc nhất và bậc hai không có thời gian trễ không có độ khuếch đại tới hạn, vì hệ thống vòng kín ổn định với mọi giá trị KC miễn là tín hiệu chính xác Tuy nhiên, trong thực tế, vòng điều khiển có thể trở nên bất ổn định nếu không có độ khuếch đại tới hạn.

Phương pháp đáp ứng tần số

Khái niệm và kỹ thuật đáp ứng tần số đóng vai trò quan trọng trong phân tích và điều khiển hệ thống

Sơ đồ khối của một hệ thống điều khiển thông tin phản hồi chung được thể hiện trong hình 4.4

Hình 4.4 Sơ đồ khối với nhiễu D và tiếng ồn N.[3]

Hai tiêu chuẩn ổn định quan trọng trong phương pháp đáp ứng tần số là tiêu chuẩn ổn định Bode và tiêu chuẩn ổn định Nyquist, được trình bày chi tiết trong chương 6.

Phương pháp mô phỏng máy tính

Hiện nay, với sự phát triển mạnh mẽ của máy tính và phần mềm tính toán như MATLAB, công cụ Sisotool đã trở thành lựa chọn phổ biến trong việc thiết kế bộ điều khiển PID dựa trên hàm truyền của hệ thống Phương pháp mô phỏng máy tính mang lại nhiều lợi ích, bao gồm tính đơn giản và nhanh chóng, nhưng vẫn phụ thuộc vào các phương pháp truyền thống đã được xác định trước đó.

BỘ ĐIỀU KHIỂN IMC-PID

5.1 Phương pháp xác dịnh bộ điều khiển hồi tiếp lý tưởng

Tiêu chuẩn sơ đồ khối cho việc kiểm soát tín hiệu hồi tiếp được thể hiện trong hình 5.1, trong đó Gp(s), Gs, Gpc(s), q(s) và fr(s) lần lượt đại diện cho bộ xử lý, mô hình xử lý, bộ điều khiển phản hồi tương đương, bộ điều khiển IMC, và các bộ lọc đầu vào.

Hình 5.1 Sơ đồ khối của chiến lược điều khiển hồi tiếp (a) Điều khiển hồi tiếp cổ điển (b) Mô hình điều khiển nội IMC

Giả sử rằng y(s), r(s), d(s) và u(s) lần lượt đại diện cho tín hiệu điều khiển đầu ra, điểm đặt đầu vào, đầu vào nhiễu và biến điều khiển Khi mô hình không có lỗi, chẳng hạn như Gp(s) = Gs, điểm đặt và đáp ứng nhiễu trong cấu trúc điều khiển IMC p có thể được đơn giản hóa.

(5.1) Đề cập đến thông số IMC (Morari và Zafiriou 3 ), bộ điều khiển GP   s là tích của hai thành phần:

Trong thiết kế bộ điều khiển, p m(s) đại diện cho phần có thể nghịch đảo, trong khi p A(s) là thành phần không thể nghịch đảo của mô hình, thường có giá trị p A(0) = 1.

Bộ điều khiển IMC q(s) có thể được thiết kế

(5.3) Để tăng tính khử nhiễu, cấu trúc điều khiển 2 bậc tự do cho bộ lọc IMC được chọn nhằm nâng cao hiệu quả:

Thông số  được sử dụng để tối ưu hóa sự cân bằng giữa hiệu quả và độ mạnh trong hệ thống điều khiển IMC Để đảm bảo bộ điều khiển hoạt động hiệu quả, cần chọn số nguyên n đủ lớn Đồng thời, thông số β i cũng được xác định nhằm triệt tiêu các cực gần zero trong hàm truyền G d (s).

Thế phương trình (5.4) vào phương trình (5.3), bộ điều khiển IMC thu được:

Thay phương trình (5.6) vào phương trình (5.1), ta có thể đơn giản hóa chức năng chuyển đổi vòng lặp kín để đáp ứng yêu cầu về điểm đặt và phản hồi nhiễu một cách riêng biệt.

Bộ điều khiển hồi tiếp lý tưởng G c (s) mà lợi ích mong muốn phản hồi từ vòng lặp được cho bởi phương trình (5.7) và (5.8) được thiết lập bởi:

(5.9) Trước đó, bộ điều khiển hồi tiếp lý tưởng đạt được kết quả đáp ứng mong muốn có thể dễ dàng đạt được bằng

Biểu diễn phương trình (5.10) bằng biểu thức số  m i  1 i s i 1 có thể dẫn đến sự bất hợp lý trong độ vượt lố của đáp ứng khử nhiễu Để khắc phục vấn đề này, cần thiết phải thiết kế điểm đặt bộ lọc phù hợp Hơn nữa, kết quả bộ điều khiển từ phương trình (5.10) không thuộc loại điều khiển tiêu chuẩn PID, mặc dù có thể nhận biết trong thực tế Do đó, việc chuyển đổi nó thành bộ điều khiển PID thích hợp cần được thực hiện một cách chặt chẽ, có thể sử dụng kỹ thuật xấp xỉ thông minh, chẳng hạn như biểu thức thời gian trễ với xấp xỉ bậc thấp Padé, được áp dụng bởi một số tác giả.

Xấp xỉ Pade hiện nay là một kỹ thuật tăng tốc hữu ích, cung cấp một xấp xỉ hợp lý cho một hàm Nghiên cứu cho thấy xấp xỉ Pade thường mang lại kết quả tốt hơn so với khai triển Taylor Hơn nữa, xấp xỉ Pade tối ưu thường liên quan đến trường hợp tử số và mẫu số khác nhau về mức độ không quán Trong bối cảnh đề tài, xấp xỉ Pade được áp dụng theo cách khác với các phương pháp thiết kế trước đó trong điều kiện của bộ điều khiển kín PID, nhằm xấp xỉ với bộ điều khiển phản hồi lý tưởng.

5.2 Thiết kế bộ điều khiển IMC-PID kết hợp bộ lọc bậc thấp

5.2.1 Mô hình xử lý FOPDT (First Order Plus Dead Time Process)

Mô hình xử lý FOPDT là một trong những mô hình phổ biến trong các bộ xử lý công nghiệp, thường được áp dụng trong thiết kế bộ điều khiển PID Chức năng chuyển đổi của bộ xử lý được xác định bởi các yếu tố cụ thể trong mô hình này.

Với K, τ, và  biểu diễn cho độ lợi của quá trình, hằng số thời gian, và thời gian trễ tương ứng

Cho cấu trúc điều khiển 2 bậc tự do, bộ lọc IMC được thiết kế hợp lý như mô hình sau:

Chú ý rằng mô hình bộ lọc IMC ở trên cũng được sử dụng trong phương pháp của Horn et al 7 , Lee at al 8 , và Shamsezzoha và Lee 12

Do đó, bộ điều khiển lý tưởng được tìm là:

Xấp xỉ giới hạn trễ e  θs ở mẫu số bởi khai triển ẵ Padộ: θ

Thế phương trình 5.14 vào phương trình 5.13:

So sánh kết quả điều khiển giữa phương trình 15 và bộ điều khiển PID kết hợp với bộ lọc lead/lag theo phương trình 16 cho thấy sự khác biệt rõ rệt trong hiệu suất điều khiển.

Cuối cùng, việc phân tích điều chỉnh quy tắc trong khâu tỷ lệ, tích phân và vi phân cho thấy rằng các điều kiện cần thiết để đề xuất bộ điều khiển PID có thể được tóm gọn lại.

Giá trị của bậc tự do bổ sung β được xác định bằng cách bỏ qua vòng lặp hở cực tại s = -1/τ Theo phương trình 5.5, giá trị của β có thể được tính toán như sau:

             (5.18) Thông số bộ lọc a trong phương trình 16 có thể dễ dàng được tìm như sau: β a  (5.19)

Từ phương trình 5.15, hệ số 𝜏𝑠 + 1 xuất hiện trong mẫu số, cho thấy rằng thông số bộ lọc b có thể được xác định rõ ràng thông qua việc đạo hàm phương trình này.

5.15 và thế vào s=0 Cuối cùng, rút gọn dạng của b, được biểu diễn như sau:

Điều quan trọng cần lưu ý là điều kiện bậc cao trong mẫu số của phương trình 5.15 (s² và s³) chỉ ảnh hưởng nhỏ đến việc đánh giá điều khiển toàn phần trong dãy tần số thích hợp Phần còn lại của phân số trong phương trình 5.15 có thể được xấp xỉ thành công thành một bộ lọc bậc một đơn giản như (1 + as) / (1 + bs) Nghiên cứu mở rộng của chúng ta cũng có thể xác nhận giá trị của mô hình rút gọn này.

Khi xem xét phương trình 5.10, điều kiện lead (βs + 1) có thể dẫn đến hiện tượng vượt lố trong đáp ứng điểm đặt Để khắc phục vấn đề này, có thể thêm một bộ lọc điểm đặt fr vào hệ thống.

Một vài điểm quan trọng:

   0 :Trường hợp đặc biệt, bộ lọc đầu vào có dạng đơn giản nhất

   1 : Trường hợp không có bộ lọc đầu vào

 0    1 :Trường hợp hiệu chỉnh trực tiếp γ để đạt được mong muốn tốc độ của đáp ứng đầu vào

5.2.2.Mô hình quá trình tích phân với thời gian trễ IPDT

PHÁP THIẾT KẾ BỘ ĐIỀU KHIỂN IMC-PID

CÁC PHƯƠNG PHÁP ĐÁNH GIÁ TÍNH ỔN ĐỊNH BỀN VỮNG CỦA BỘ ĐIỀU KHIỂN

Ngày đăng: 07/12/2021, 16:54

Nguồn tham khảo

Tài liệu tham khảo Loại Chi tiết
[1] Nguyễn Thị Hà Phương, Huỳnh Thái Hoàng, Lý Thuyết Điều Khiển Tự Động, NXB ĐHQG TPHCM, 2005 Sách, tạp chí
Tiêu đề: Lý Thuyết Điều Khiển Tự Động
Nhà XB: NXB ĐHQG TPHCM
[2] Nguyễn Thế Hùng, Điều Khiển Tự Động, ĐHSPKT TPHCM, 2006. TIẾNG ANH Sách, tạp chí
Tiêu đề: Điều Khiển Tự Động
[3] Garcia, C. E.; Morari, M. Internal Model Control. 1. A Unifying Review and Some New Results, Ind. Eng. Chem. Process Des. Dev. 1982, 21, 308-323 Sách, tạp chí
Tiêu đề: Internal Model Control". 1. "A Unifying Review and Some New Results
[4] Rivera, D. E.; Morari, M.; Skogestad, S. Internal Model Control. 4. PID Controller Design. Ind. Eng. Chem. Process Des. Dev.1986, 25, 252–265 Sách, tạp chí
Tiêu đề: Internal Model Control". 4. "PID Controller Design
[5] Morari, M.; Zafiriou, E. Robust Process Control; Prentice-Hall: Englewood Cliffs, NJ, 1989 Sách, tạp chí
Tiêu đề: Robust Process Control
[6] Chien, I. L.; Fruehauf, P. S. Consider IMC Tuning to Improve Controller Performance.Chem. Eng. Prog. 1990, 86, 33–41 Sách, tạp chí
Tiêu đề: Consider IMC Tuning to Improve Controller Performance
[7] Rotstein, G.E.; Lewin, D.R. Simple PI and PID Tuning for Open-loop Unstable Systems. Ind. Eng. Chem. Res.1991,30, 1864-1869 Sách, tạp chí
Tiêu đề: Simple PI and PID Tuning for Open-loop Unstable Systems
[8] Huang, H.P.; Lin, Y.S. Tuning PID Controller for Open-loop Unstable Processes with Time Delay. Chem. Eng.Commum.1995, 133, 11-30 Sách, tạp chí
Tiêu đề: Tuning PID Controller for Open-loop Unstable Processes with Time Delay
[9] Horn, I. G.; Arulandu, J. R.; Christopher, J. G.; Van Antwerp, J. G. ; Braatz, R. D. Improved Filter Design in Internal Model Control. Ind. Eng. Chem.Res. 1996, 35, 3437–3441 Sách, tạp chí
Tiêu đề: Improved Filter Design in Internal Model Control
[10] Lee, Y.; Park, S.; Lee, M.; Brosilow, C. PID Controller Tuning for Desired Closed-Loop Responses for SI/SO Systems. AIChE J. 1998, 44, 106–115 Sách, tạp chí
Tiêu đề: PID Controller Tuning for Desired Closed-Loop Responses for SI/SO Systems
[11] Lee, Y.; Lee, J.; Park, S. PID Controller Tuning for Integrating and Stable Process with Time Delay. Chem. Eng. Sci. 2000, 55, 3481-3493 Sách, tạp chí
Tiêu đề: PID Controller Tuning for Integrating and Stable Process with Time Delay
[12] Skogestad, S. Simple Analytic Rules for Model Reduction and PID Controller Tuning. J. Process Control. 2003, 13, 291–309 Sách, tạp chí
Tiêu đề: Simple Analytic Rules for Model Reduction and PID Controller Tuning
[13] Seborg, D. E.; Edgar, T. F.; Mellichamp, D. A. Process Dynamics and Khác

HÌNH ẢNH LIÊN QUAN

Hình 3.1. Xác định tham số cho mô hình xấp xỉ bậc nhất có trễ  2 - (Luận văn thạc sĩ) thiết kế các bộ điều khiển IMC PID dựa trên phương pháp khử nhiễu cho các quá trình bậc một có thời gian trễ
Hình 3.1. Xác định tham số cho mô hình xấp xỉ bậc nhất có trễ 2 (Trang 19)
Hình 3.2. Xác định hệ số khuếch đại tới hạn.  2 - (Luận văn thạc sĩ) thiết kế các bộ điều khiển IMC PID dựa trên phương pháp khử nhiễu cho các quá trình bậc một có thời gian trễ
Hình 3.2. Xác định hệ số khuếch đại tới hạn. 2 (Trang 21)
Hình 3.3. Sơ đồ hệ thống điều khiển hồi tiếp  Đáp ứng quá trình của tín hiệu vào là: - (Luận văn thạc sĩ) thiết kế các bộ điều khiển IMC PID dựa trên phương pháp khử nhiễu cho các quá trình bậc một có thời gian trễ
Hình 3.3. Sơ đồ hệ thống điều khiển hồi tiếp Đáp ứng quá trình của tín hiệu vào là: (Trang 22)
Hình 3.4. Sơ đồ cấu trúc điều khiển hồi tiếp vòng đơn cổ điển - (Luận văn thạc sĩ) thiết kế các bộ điều khiển IMC PID dựa trên phương pháp khử nhiễu cho các quá trình bậc một có thời gian trễ
Hình 3.4. Sơ đồ cấu trúc điều khiển hồi tiếp vòng đơn cổ điển (Trang 28)
Bảng 3.7.Các bộ điều khiển IMC cho các quá trình với đáp ứng vòng hở chậm hơn đáp ứng vòng kín (    ) - (Luận văn thạc sĩ) thiết kế các bộ điều khiển IMC PID dựa trên phương pháp khử nhiễu cho các quá trình bậc một có thời gian trễ
Bảng 3.7. Các bộ điều khiển IMC cho các quá trình với đáp ứng vòng hở chậm hơn đáp ứng vòng kín (    ) (Trang 32)
Hình 3.5. Sơ đồ cấu trúc IMC - (Luận văn thạc sĩ) thiết kế các bộ điều khiển IMC PID dựa trên phương pháp khử nhiễu cho các quá trình bậc một có thời gian trễ
Hình 3.5. Sơ đồ cấu trúc IMC (Trang 33)
Bảng 3.8.Thông số điều khiển đối với hệ bậc một có thời gian trễ - (Luận văn thạc sĩ) thiết kế các bộ điều khiển IMC PID dựa trên phương pháp khử nhiễu cho các quá trình bậc một có thời gian trễ
Bảng 3.8. Thông số điều khiển đối với hệ bậc một có thời gian trễ (Trang 37)
Hình 4.1. Sơ đồ khối của hệ thống điều khiển hồi tiếp.[3] - (Luận văn thạc sĩ) thiết kế các bộ điều khiển IMC PID dựa trên phương pháp khử nhiễu cho các quá trình bậc một có thời gian trễ
Hình 4.1. Sơ đồ khối của hệ thống điều khiển hồi tiếp.[3] (Trang 41)
Sơ đồ khối đơn giản của phương pháp IMC được biểu diễn trong sơ đồ 4.2(b). - (Luận văn thạc sĩ) thiết kế các bộ điều khiển IMC PID dựa trên phương pháp khử nhiễu cho các quá trình bậc một có thời gian trễ
Sơ đồ kh ối đơn giản của phương pháp IMC được biểu diễn trong sơ đồ 4.2(b) (Trang 44)
Hình 4.2b. Sơ đồ cấu trúc hệ thống điều IMC - (Luận văn thạc sĩ) thiết kế các bộ điều khiển IMC PID dựa trên phương pháp khử nhiễu cho các quá trình bậc một có thời gian trễ
Hình 4.2b. Sơ đồ cấu trúc hệ thống điều IMC (Trang 45)
Bảng 4.1. Thiết lập bộ điều khiển PID dựa trên IMC cho G c (s) (Chien và Fruehauf, - (Luận văn thạc sĩ) thiết kế các bộ điều khiển IMC PID dựa trên phương pháp khử nhiễu cho các quá trình bậc một có thời gian trễ
Bảng 4.1. Thiết lập bộ điều khiển PID dựa trên IMC cho G c (s) (Chien và Fruehauf, (Trang 47)
Bảng 4.2. Thiết lập bộ điều khiển PID tương đương giữa dạng nối tiếp và song song - (Luận văn thạc sĩ) thiết kế các bộ điều khiển IMC PID dựa trên phương pháp khử nhiễu cho các quá trình bậc một có thời gian trễ
Bảng 4.2. Thiết lập bộ điều khiển PID tương đương giữa dạng nối tiếp và song song (Trang 48)
Hình 4.3. Đồ thị thực nghiệm  K cu .[3] - (Luận văn thạc sĩ) thiết kế các bộ điều khiển IMC PID dựa trên phương pháp khử nhiễu cho các quá trình bậc một có thời gian trễ
Hình 4.3. Đồ thị thực nghiệm K cu .[3] (Trang 50)
Hình 4.4. Sơ đồ khối với nhiễu D và tiếng ồn N.[3] - (Luận văn thạc sĩ) thiết kế các bộ điều khiển IMC PID dựa trên phương pháp khử nhiễu cho các quá trình bậc một có thời gian trễ
Hình 4.4. Sơ đồ khối với nhiễu D và tiếng ồn N.[3] (Trang 52)
Hình 5.1.  Sơ đồ khối của chiến lược điều khiển hồi tiếp   (a) Điều khiển hồi tiếp cổ điển - (Luận văn thạc sĩ) thiết kế các bộ điều khiển IMC PID dựa trên phương pháp khử nhiễu cho các quá trình bậc một có thời gian trễ
Hình 5.1. Sơ đồ khối của chiến lược điều khiển hồi tiếp (a) Điều khiển hồi tiếp cổ điển (Trang 53)

TỪ KHÓA LIÊN QUAN

TÀI LIỆU CÙNG NGƯỜI DÙNG

TÀI LIỆU LIÊN QUAN