Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống
1
/ 28 trang
THÔNG TIN TÀI LIỆU
Thông tin cơ bản
Định dạng
Số trang
28
Dung lượng
2,74 MB
Nội dung
Ngày đăng: 23/11/2021, 17:57
HÌNH ẢNH LIÊN QUAN
y
dựng mô hình thực nghiệm nghịch lưu 11 mức cấu (Trang 5)
kh
ông đồng bộ theo nguyên lý FOC thể hiện như Hình2 .1 (Trang 9)
Hình 2.2.
Cấu trúc cơ bản của CHB-MLI (Trang 10)
Hình 2.19.
Cấu hình cầu H có thêm contacto rở đầu ra (Trang 12)
Hình 2.28.
Dạng tín hiệu Vc_cellHA 3, KHcellHA 3, T1, T2, fault (Trang 13)
Hình 2.30.
Dạng sóng a) điện áp pha nghịch lưu b) điện áp pha trên tải c) dòng điện qua tải d) CMV của hệ thống khi áp dụng (Trang 14)
Bảng tr
ạng thái đóng cắt (Trang 15)
Hình 3.5.
Cấu trúc điều khiển của thuật toán MPC cải tiến cho hệ thống nghịch lưu đa mức nối tải động cơ (Trang 17)
Hình 3.28.
Đáp ứng tốc độ với phương pháp điều khiển dư báo dòng điện trong điều kiện lỗi vãn công suất (Trang 18)
nh
3.16. Dạng điện áp trên pha A trước (a) và sau (b) khi tối ưu đóng cắt. (Trang 18)
nh
4.2. Hệ thống thực nghiệm nghịch lưu 11 mức cầu H nối tầng (Trang 19)
hi
ện ở Hình 4.3 (Trang 19)
c
hiển thị trên oscilloscope trên hình Hình 4.4 (Trang 20)
Hình 4.4
Dạng sóng điện áp pha 11 mức (Trang 20)
Hình 4.11
Sơ đồ khối thực hiện thuật toán điều chế SVM phát hiện và xử lí lỗi trên FPGA (Trang 21)
Hình 4.14.
Điện áp đàu ra nghịch lưu. Kết quả thực nghiệm đồng dạng mô phỏng (Trang 21)
Hình 4.20
Mô hình thực nghiệm (Trang 22)
Hình 4.23.
Điện áp pha khi biên độ là 4A (Trang 22)
Hình 4.28.
Hình ảnh bộ thực nghiệm điều khiển MPC với tải IM (Trang 23)
Hình 4.31
trình bày các hoạt động cần phải thực hiện trong thuật toán trên FPGA tương ứng với cấu trúc điều khiển trình (Trang 23)
Hình 4.30.
Đáp ứng tốc độ quay (Trang 24)