Bộ vi điều khiển 8051
Vào năm 1981 hãng Intel giới thiệu một số bộ vi điều khiển đƣợc gọi là
Bộ vi điều khiển 8051 là một hệ thống trên chíp với 128 byte RAM, 4K byte ROM, hai bộ định thời, một cổng nối tiếp và bốn cổng vào ra rộng 8 bit Là bộ xử lý 8 bit, 8051 chỉ có khả năng xử lý 8 bit dữ liệu tại một thời điểm, do đó dữ liệu lớn hơn 8 bit sẽ được chia thành các phần 8 bit để xử lý hiệu quả.
8051 sở hữu 4 cổng vào ra I/O, mỗi cổng có độ rộng 8 bit Mặc dù vi điều khiển 8051 có khả năng tích hợp ROM tối đa lên tới 64Kbyte, nhưng hầu hết các nhà sản xuất chỉ cung cấp 4Kbyte ROM trên chip.
8051 đã trở nên phổ biến khi Intel cho phép các nhà sản xuất tự do sản xuất và bán các biến thể của 8051, với điều kiện phải giữ mã tương thích Sự cho phép này đã dẫn đến sự ra đời của nhiều phiên bản 8051 với tốc độ và dung lượng ROM khác nhau Điều này cho thấy sự đa dạng trong các biến thể của 8051, mặc dù chúng vẫn giữ được tính tương thích với mã gốc.
Tất cả các phiên bản chip 8051, mặc dù có sự khác biệt về tốc độ và dung lượng nhớ ROM, đều tương thích với phiên bản 8051 ban đầu về lệnh Điều này cho phép chương trình được viết cho một phiên bản 8051 có thể chạy trên bất kỳ phiên bản nào khác, bất kể nhà sản xuất.
Bảng 1.1 Các đặc tính của 8051 đầu tiên Đặc tính Số lƣợng ROM trên chíp
Bộ vi điều khiển 8051 là thành viên đầu tiên của họ 8051, hãng Intel ký hiệu nó là MSC51 Bảng trên là các đặc tính của họ 8051.
Hình 1.1 Bố trí bên trong của 8051
Mô tả chân của 8051nhƣ hình 1.2 Các thành viên của họ 8051( ví dụ
8751, 89C51, DS5000) đều có các kiểu đóng vỏ khác nhau, chẳng hạn nhƣ hai hàng chân DIP dạng vỏ dẹp vuông QFP và dạng chip không có chân đỡ LLC
9 thì chúng đều có 40 chân cho các chức năng khác nhau nhƣ vào ra I/O, đọc
RW, ghi WR, địa chỉ, dữ liệu và ngắt là các khái niệm quan trọng trong vi điều khiển 8051 Cần lưu ý rằng một số nhà sản xuất cung cấp phiên bản 8051 với 20 chân, có số cổng vào ra ít hơn, phù hợp cho các ứng dụng yêu cầu thấp hơn Tuy nhiên, hầu hết các nhà phát triển chính vẫn sử dụng chip đóng vỏ cho các dự án của họ.
40 chân với hai hàng chân DIP nên ta chỉ tập chung mô tả phiên bản này
Hình 1.2 Sơ đồ chân của 8051
Từ hình 1.2 ta thấy trong 40 chân có 32 chân dùng cho các cổng
P0, P1, P2, P3 với mỗi cổng có 8 chân Các chân còn lại dành cho nguồn
Vcc, đất GND, các chân dao động XTAL1 và XTAL2, khởi động lại RST
(RXD) P3.0 (TXD) P3.1 (NT0) P3.2 (NT1) P3.3 (T0) P3.4 (T1) P3.5 (WR) P3.6 (RD) P3.7 XTAL2 XTAL1 GND
P0.6 (AD6) và EA/CPP trong ALE/PROG cho phép chốt địa chỉ ngoài EA, đồng thời cho phép ngắt cất chương trình PSEN Trong số 8 chân này, có 6 chân quan trọng bao gồm Vcc, GND, XTAL1, XTAL2, RST và EA.
8031 và 8051 sử dụng Hay nói cách khác là chúng phải đƣợc nối để cho hệ thống làm việc mà không cần biết bộ vi điều khiển thuộc họ 8051 hay 8031
Còn chân PSEN và chân ALE đƣợc sử dụng trong các hệ thống dựa trên 8031
Chân Vcc và chân GND tương ứng với chân số 40 và chân số 20 cung cấp nguồn (+5V) và nối mass
Chân XTAL1 (chân 19) và XTAL2 (chân 18) của vi điều khiển 8051 yêu cầu một xung đồng hồ bên ngoài để hoạt động, mặc dù nó đã có bộ dao động tích hợp Bộ dao động thạch anh được kết nối với XTAL1 và XTAL2, cùng với hai tụ điện có giá trị 30pF, mỗi tụ được nối xuống đất như hình 1.3.
Cần lưu ý rằng có nhiều tốc độ khác nhau của vi điều khiển 8051, với tốc độ được xác định bởi tần số tối đa của bộ dao động kết nối với chân.
XTAL có thể kết nối với một nguồn tần số khác, chẳng hạn như bộ dao động TTL, bằng cách nối vào chân XTAL1, trong khi chân XTAL2 sẽ để hở, như thể hiện trong hình 1.4.
Hình 1.3 XTAL nối với 8051 Hình 1.4 XTAL nối với dao đông ngoài
Chân RST: Chân số 9 là chân tái lập RESET Nó là chân đầu vào có
11 khiển sẽ tái lập và kết thúc mọi hoạt động Nó có thể coi nhƣ sự tái bật nguồn
Hình 1.5 Mạch tái bật nguồn
Hình 1.6 Mạch tái bật nguồn với Debounce.
Để mạch RESET hoạt động hiệu quả, cần có ít nhất 2 chu kỳ máy Nói cách khác, xung cao phải duy trì trong tối thiểu 2 chu kỳ máy trước khi giảm xuống mức thấp.
Chân EA(là chân IN): Truy cập bộ nhớ ngoài, chân số 31 trên vỏ chíp nhƣ 8751, 89C51 hoặc DS5000 thì chân EA đƣợc nối với nguồn Vcc
Khi chip như 8031 và 8051 không có ROM, mã chương trình sẽ được lưu trữ trong bộ nhớ ngoài, và chân EA cần được nối đất Do đó, chân EA không bao giờ được để hở.
Chân PSEN có chức năng lưu trữ chương trình trong hệ thống 8031 Khi chương trình được lưu trữ trong bộ nhớ ROM ngoài, chân PSEN sẽ được kết nối với chân OE của ROM.
ALE cho phép xác định địa chỉ với mức tích cực cao Khi kết nối 8031 với bộ nhớ ngoài, cổng 0 sẽ được cấp cả địa chỉ lẫn dữ liệu Điều này có nghĩa là 8031 truyền tải địa chỉ và dữ liệu qua cổng 0 nhằm tiết kiệm số lượng chân sử dụng.
ALE đƣợc sử dụng để phân kênh địa chỉ và dữ liệu bằng cách nối tới chân G của của chíp 73LS373.
Nhóm chân cổng vào ra I/O bao gồm bốn cổng P0, P1, P2, P3, mỗi cổng có 8 chân, tạo thành cổng 8 bít Tất cả các cổng này được cấu hình làm cổng ra khi RESET Để chuyển đổi sang chế độ đầu vào, cần phải lập trình.
Cổng P0, P1 và P2 của vi điều khiển đều có khả năng sử dụng như đầu vào hoặc đầu ra Cổng P0, từ chân 32 đến 39, cần phải được kết nối với điện trở kéo 10K bên ngoài Trong khi đó, cổng P1, từ chân 1 đến 8, không yêu cầu điện trở kéo bên ngoài vì đã có điện trở kéo tích hợp Cổng P2, với 8 chân từ chân 21 đến 28, cũng có thể được sử dụng linh hoạt như đầu vào hoặc đầu ra.
Bộ vi điều khiển 8052
Bộ vi điều khiển 8052, thuộc họ 8051, sở hữu tất cả các đặc tính tiêu chuẩn của 8051, nhưng được nâng cấp với 128 byte RAM bổ sung và một bộ định thời thêm Cụ thể, 8052 có tổng cộng 256 byte RAM, 3 bộ định thời và 8K byte ROM trên chip, gấp đôi dung lượng ROM so với 8051.
Bảng 1.3 So sánh các đặc tính của các thành viên họ 8051. Đặc tính 8051 8052 8031
ROM trên chíp 4K byte 8K byte OK
Qua bảng trên ta thấy thì 8051 là tập con của 8052, nên mọi chương trình viết cho 8051 đều chạy đƣợc trên 8052 nhƣng điều ngƣợc lại là không đúng.
Bộ vi điều khiển 8031
Chíp 8031 là một thành viên của họ 8051, nhưng không tích hợp ROM trên chíp, do đó cần bổ sung ROM ngoài để chứa chương trình cho 8031 ROM ngoài này phải chứa mã lệnh mà chíp 8031 sẽ nạp và thực hiện Trong khi đó, chíp 8051 có giới hạn chương trình được lưu trữ trong ROM trên chíp là 4K byte.
ROM ngoài chứa chương trình được gắn vào 8031 thì có thể lớn đến 64K byte
Để giải quyết vấn đề thiếu cổng khi bổ sung cổng cho 8031, có thể kết hợp 8031 với bộ nhớ và cổng vào ra, ví dụ như chip 8255 Ngoài ra, 8031 còn có nhiều phiên bản khác nhau với tốc độ khác nhau từ các nhà sản xuất khác nhau.
Bảng 1.4 Các phiên bản của 8051 từ Atmel
Số linh kiện ROM RAM Chân I/O Timer Ngắt Vcc Đóng vỏ
ĐIỀU KHIỂN PIC16F877A
Tổng quan về thiết bị
2.1.1 Hình dạng và bố trí chân của Pic16F877A
2.1.2 Đặc tính nổi bật của bộ xử lý
Sử dụng công nghệ tích hợp cao RICSC CPU
Người sử dụng có thể lập trình với các câu lệnh đơn giản
Tất cả các câu lệnh thực hiện trong 1 chu kì ngoại trừ một số lệnh rẽ nhánh thực hiện trong 2 chu kì
Tốc độ hoạt động là : - Xung đồng hồ vào la DC-20MHz
- Chu kì lệnh thực hiện trong 200ns
Bộ nhớ chương trình Flash 8Kx14 Words
2.1.3 Sơ đồ khối bộ vi điều khiển Pic16F877A
Mô tả các chân chức năng của Pic16F877A
Bảng 2.1 Bảng chân chức năng của Pic16F877A
Tên chân Chân số Chức năng của chân
OSC1/CLKIN 13 I Đầu vào của dao động thạch anh/ngõ vào xung clock ngoại
OSC2/CLKOUT 14 O Đầu ra của bộ dao động thạch anh Nối với thạch anh hay cộng hưởng trong chế độ dao động của thạch anh Trong chế độ
Chân MCLR/VPP 1 I/P trên RC là ngõ vào cho Master Clear (Reset) hoặc điện thế lập trình Chân này cho phép tín hiệu RESET thiết bị hoạt động ở mức thấp, đảm bảo sự khởi động lại hiệu quả cho hệ thống.
PORTA là port vào ra hai chiều
RA0 có thể làm ngõ vào tương tự thứ 0
RA1 có thể làm ngõ vào tương tự thứ 1
RA2 có thể làm ngõ vào tương tự thứ 2 hoặc điện áp chuẩn tương tự âm
RA3 có thể làm ngõ vào tương tự thứ 3 hoặc điện áp chuẩn tương tự dương
RA4 có thể làm ngõ vào xung clock cho bộ định thời Timer0 Hoặc làm đầu ra
RA5 có thể làm ngõ vào tương tự thứ 4 hoặc làm đầu ra
PORTB là port vào ra hai chiều
RB0 có thể làm chân ngắt ngoài
PORTC là port vào ra hai chiều
RC0 có thể là ngõ ra của bộ dao động Timer1 hoặc ngõ vào xung clock cho Timer1
RC1 có thể là ngõ vào của bộ dao động Timer1 hoặc ngõ vào Capture2/ngõ ra compare2/ngõ ra PWM2
RC2 có thể là ngõ vào Capture1/ngõ ra compare1/ngõ vào PWM1
RC3 có thể là ngõ vào xung clock đồng bộ nối tiếp/ngõ ra trong cả hai chế độ
RC4 có thể là dữ liệu bên trong SPI (chế độ SPI) hoặc dữ liệu I/O (chế độ I2C)
RC5 có thể là dữ liệu ngoài SPI (chế độ
RC6 có thể là chân truyền không đồng bộ USART hoặc đồng bộ với xung đồng
RC7 có thể là chân nhận không đồng bộ USART hoặc đồng bộ với dữ liệu
PORT là port vào ra hai chiều hoặc là parallel slave port khi giao tiếp với bus của bộ vi xử lý
PORTE là port vào ra hai chiều
RE0 có thể điều khiển việc đọc parallel slave port hoặc là ngõ vào tương tự thứ
RE1 có thể điều khiển việc ghi parallel slave port hoặc là ngõ vào tương tự thứ
RE2 có thể điều khiển việc chọn parallel slave port hoặc là ngõ vào tương tự thứ
VDD 11,32 P Cung cấp nguồn dương cho các mức logic và những chân I/O
Các kí hiệu: I: input O: output I/O:input/output P: power
Tổ chức bộ nhớ
Pic16F877A có 3 khối bộ nhớ: Bộ nhớ chương trình Flash, bộ nhớ dữ liệu RAM, bộ nhớ EEPROM
2.3.1 Tổ chức bộ nhớ chương trình Flash
Vi điều khiển Pic16F877A sở hữu bộ nhớ chương trình 13 bit với dung lượng 8Kx14 từ mã Flash, được chia thành 4 trang, mỗi trang có 2Kx14 từ mã.
Khi Reset địa chỉ bắt đầu thực hiện chạy là 0000h, vector ngắt bắt đầu từ
Stack có 8 mức dùng để lưu địa chỉ lệnh thực hiện tiếp theo sau lệnh
CALL và khi xẩy ra ngắt
Hình 2.3 Bản đồ bộ nhớ chương trình và các ngăn xếp
2.3.2 Tổ chức bộ nhớ dữ liệu RAM
RAM là bộ nhớ có khả năng đọc và ghi, nhưng không lưu trữ dữ liệu khi mất điện Bộ nhớ RAM của Pic16F877A được chia thành 4 Bank, mỗi Bank có dải địa chỉ từ 0 đến 7FH, tương ứng với 128 địa chỉ.
Các thanh ghi đa mục đích trên các Bank hoạt động như một RAM tĩnh, cùng với các thanh ghi chức năng đặc biệt nằm ở vùng địa chỉ thấp.
Hình 2.4 Hình ảnh các Bank
General Purpose Registers (GPRs) can be accessed both directly and indirectly through the FSR register, totaling 368 bytes in size.
Các thanh ghi chức năng đặc biệt được sử dụng bởi CPU và các thiết bị ngoại vi nhằm điều khiển hoạt động theo yêu cầu của từng thiết bị Những thanh ghi này có thể được phân loại thành hai nhóm chính: bộ phận trung tâm (CPU) và thiết bị ngoại vi.
Các thanh ghi trạng thái STATUS bao gồm 4 thanh ghi nằm tại các địa chỉ 03h, 83h, 103h và 108h Chúng cung cấp thông tin về trạng thái của bộ xử lý logic toán học ALU, trạng thái Reset, cũng như trạng thái của các bít lựa chọn dãy thanh ghi cho bộ nhớ dữ liệu.
Thanh ghi trạng thái có thể được tạo ra từ một số lệnh liên quan đến các thanh ghi khác Nếu thanh ghi trạng thái là kết quả của một lệnh tác động đến các bít Z, DC và C, thì việc ghi vào các bít này sẽ không khả thi.
Các thanh ghi OPTION_REG có địa chỉ 81h và 181h, cho phép đọc và ghi Chúng chứa nhiều bit điều khiển khác nhau để xác định hệ số định trước TMR0 và hệ số định sau.
WDT, ngắt ngoài INT, TMR0, các điện áp treo cổng B
Các thanh ghi INTCON: có 4 thanh ghi INTCON tại địa chỉ 0Bh, 8Bh,
Các thanh ghi 10Bh và 18Bh có khả năng đọc và ghi, chứa nhiều cờ cho phép và các bit cờ liên quan đến việc tràn thanh ghi TMR0, cũng như các ngắt thay đổi trên cổng RB và chân ngắt ngoài RB0/INT.
Thanh ghi PIE1 tại địa chỉ 8Ch chứa các bít riêng lẻ cho phép quản lý ngắt ngoại vi CCP2, ngắt xung đột tuyến SSP, và ghi lại các hoạt động ngắt vào EEPROM.
Thanh ghi PCON (Power Control): chứa bít cờ cho phép phân biệt giữa việc Reset hệ thống (POR) để Reset MCLR ngoại với Reset WDT
Hình 2.5 mô tả quá trình nạp PCLATH vào PC PLC và PCLATH giúp xác định địa chỉ của lệnh tiếp theo trong chương trình PC có độ rộng 13 bit, trong đó byte thấp được gọi là thanh ghi PLC, cho phép đọc và ghi toàn bộ cập nhật thông qua thanh ghi PCLATH.
2.3.3 Bộ nhớ dữ liệu EEPROM
Các bộ nhớ này cho phép đọc và ghi dữ liệu trong khi các hoạt động vẫn diễn ra bình thường Bộ nhớ dữ liệu không sắp xếp trực tiếp trên các thanh ghi dữ liệu trống, mà thay vào đó ghi các địa chỉ gián tiếp qua các thanh ghi chức năng đặc biệt Có 6 thanh ghi SFR được sử dụng để đọc và ghi bộ nhớ chương trình cũng như bộ nhớ dữ liệu EEPROM.
Bộ nhớ EEPROM cho phép thực hiện các thao tác đọc và ghi từng byte dữ liệu Khi truy cập vào khối bộ nhớ, thanh ghi EEDATA lưu trữ 8 bit dữ liệu để thực hiện các thao tác này, trong khi thanh ghi EEADR giữ địa chỉ của vị trí EEPROM được truy cập.
EEDATH và EEADRH không đƣợc sử dụng để truy cập dữ liệu EEPROM
Các thiết bị này có tới 256 byte của dữ liệu EEPROM với địa chỉ từ 00h tới
Bộ nhớ chương trình cho phép đọc và ghi ký tự thông qua các thanh ghi EEDATH và EEDATA, có dạng 2 byte ký tự với 14 bit dữ liệu Các thanh ghi EEADRH và EEADR chứa 2 bit từ mã và 13 bit địa chỉ của vị trí EEPROM Thiết bị này có khả năng lưu trữ lên tới 8K từ mã của chương trình EEPROM, với địa chỉ giới hạn từ 0h đến 3FFh.
Thanh ghi địa chỉ có thể đánh địa chỉ lớn nhất là 256 byte của dữ liệu
EEPROM hoặc lớn nhất là 8K ký tự của chương trình FLASH Khi lựa chọn giá trị một địa chỉ đƣợc ghi tới thanh ghi EEADR
Các thanh ghi EECON1 và EECON2:
EECON1 là thanh ghi điều khiển cho việc nhập dữ liệu bộ nhớ
EECON2 không phải là một thanh ghi vật lý, và khi đọc nó, giá trị sẽ luôn là 0 Thanh ghi EECON2 được sử dụng đặc biệt để thực hiện việc ghi dữ liệu một cách tuần tự vào bộ nhớ.
Cổng vào ra
Một số chân của cổng vào/ra được kết nối với thiết bị ngoại vi, do đó khi thiết bị này hoạt động, các chân đó có thể không được sử dụng cho mục đích vào ra.
2.4.1 Cổng A và thanh ghi TRISA
Cổng A là cổng hai chiều với độ rộng đường truyền là 6 bit Để điều khiển việc truy xuất dữ liệu người ta dùng thanh ghi TRISA Nến đặt bít
Khi TRISA=1, cổng A sẽ hoạt động với các chân vào, trong khi các chân xuất sẽ ngược lại Việc đọc cổng A liên quan đến việc kiểm tra trạng thái của các chân, với việc xuất tín hiệu qua các chốt của cổng Các chân của cổng A chủ yếu được sử dụng để nhận tín hiệu tương tự hoặc làm chân vào/ra Đặc biệt, chân RA4 có khả năng đa hợp với chân vào của bộ Timer0, biến nó thành chân đặc biệt trong hệ thống.
Chân RA4/TOCKI hoạt động như một đầu vào của Schmitt Trigger và mở ra một đầu ra Các chân khác của cổng A được sử dụng làm chân vào với bộ TTL Việc điều khiển các chân này được thực hiện thông qua việc đặt hoặc xóa các bít trong thanh ghi ADCON1 Thanh ghi TRISA chịu trách nhiệm điều khiển trực tiếp các chân của cổng A; do đó, khi sử dụng các chân này để nhận tín hiệu tương tự, cần đảm bảo rằng các bít trong thanh ghi được thiết lập chính xác.
TRISA đã đƣợc đặt rồi
Sơ đồ khối chân RA3÷RA0, chân RA5 và của chân RA4/TOCKI của cổng A:
Hình 2.6 Sơ đồ khối chân cổng A
2.4.2 Cổng B và thanh ghi TRISB
Cổng B là cổng hai chiều với bề rộng đường truyền 8 bít, được điều khiển trực tiếp thông qua thanh ghi TRISB Khi đặt bít, người dùng có thể quản lý và điều chỉnh dữ liệu một cách hiệu quả.
Khi TRISB=1, các chân của cổng B được xác định là chân vào Ngược lại, khi TRISB=0, các chân của cổng B sẽ được định nghĩa là chân ra.
Nội dung của chốt ra có thể chọn trên mỗi chân
Các chân của cổng B, bao gồm RB3/PGM, RB6/PGC và RB7/PGD, có khả năng tương thích với các chương trình vận hành sử dụng điện áp thấp Thay đổi hoạt động của các chân này được mô tả chi tiết trong phần đặc tính nổi bật.
Mỗi chân của cổng B có khả năng dừng bên trong, nhưng yếu Điều này được thể hiện qua việc xóa bít RBPU (bít 7 của thanh ghi OPTION_REG) Khả năng dừng này sẽ tự động tắt khi các chân của cổng được định nghĩa là chân.
29 ra Khả năng dừng này sẽ tự động mất khi ta RESET Bốn chân của cổng B, từ
Chân RB7 đến RB4 có khả năng ngắt khi có sự thay đổi trạng thái, và chỉ những chân được định dạng là chân vào mới kích hoạt ngắt này Một số chân trong dải RB7÷RB4 có thể được định dạng như chân ra, thực hiện ngắt dựa trên sự so sánh trạng thái Các chân vào RB7÷RB4 sẽ được so sánh với giá trị cũ từ lần đọc cuối cùng của cổng B Sự không khớp giữa chân ra của RB7÷RB4 thông qua lệnh OR sẽ tạo ra ngắt với cờ bít RBIF trong thanh ghi INTCON, cho phép khởi động thiết bị từ trạng thái SLEEP.
Hình 2.7 Sơ đồ khối của chân RB3 đến RB0, chân RB7:RB4 của cổng B
2.4.3 Cổng C và thanh ghi TRISC
Cổng C là cổng hai chiều với băng thông 8 bít, được điều khiển bởi thanh ghi TRISC Khi bít TRISC được đặt là 1, chân của cổng C hoạt động như chân vào, trong khi khi bít TRISC được xóa thành 0, chân của cổng C sẽ hoạt động như chân ra Nội dung của chân ra có thể được thiết lập trên chân chọn.
Cổng C đa hợp với việc vận hành thiết bị ngoại vi Chân của cổng C thông qua bộ đệm Schmitt Trigger đầu vào
Khi chế độ I2C hoạt động, các chân của cổng PORTC có thể được cấu hình với mức I2C thông thường hoặc mức SMBUS Điều này được thực hiện thông qua bít CKE (SSPSTAT), là bít thứ 6 trong thanh ghi SSPSTAT.
Khi vận hành thiết bị ngoại vi, việc xác định bít TRIS cho mỗi chân cổng C là rất quan trọng Một số phần phụ có khả năng ghi đè bít TRIS, biến chân này thành chân ra, trong khi những phần phụ khác có thể làm cho chân này trở thành chân vào Sự ghi đè bít TRIS cho phép thực hiện các lệnh đọc, sửa và ghi trên thiết bị ngoại vi một cách hiệu quả.
(BSF, BCF, XORWF) với thanh ghi TRISC nhƣ là nơi gửi tới sẽ đƣợc tránh
Người sử dụng nên đề cập tới việc phân chia kết nối các thiết bị ngoại vi cho việc đặt chính xác các bít TRIS
2.4.4 Cổng D và thanh ghi TRISD
Cổng D 8 bít với bộ đệm đầu vào Schmitt Trigger cho phép mỗi chân được cấu hình riêng lẻ thành đầu vào hoặc đầu ra Ngoài ra, cổng D có thể được thiết lập như một cổng vi xử lý 8 bít (cổng phụ song song) thông qua việc điều chỉnh bít điều khiển.
PSPMODE (TRISE) và trong chế độ này vùng đệm đầu vào là TTL
Hình 2.9 Sơ đồ khối cổng D
2.4.5 Cổng E và thanh ghi TRISE
Cổng E bao gồm 3 chân: RE0/RD/AN5, RE1/WR/AN6 và RE2/CS/AN7 Các chân này có thể được cấu hình độc lập thành đầu vào hoặc đầu ra, và được trang bị vùng đệm đầu vào với mạch Schmitt Trigger.
Cổng vào/ra E hoạt động như đầu vào điều khiển cho cổng vi xử lý khi bít PSPMODE (TRISE) được thiết lập Trong chế độ này, cần đảm bảo rằng các bít TRISE được cấu hình là các đầu vào số, thanh ghi ADCON1 phải được định dạng cho việc số vào/ra, và vùng đệm đầu vào phải tương thích với TTL.
Các chân cổng E cũng được tích hợp với các đầu vào tương tự và trong trường hợp này các chân sẽ đọc là “0”
Thanh ghi TRISE điều khiển trực tiếp các chân RE, ngay cả khi chúng được dùng là các đầu vào tương tự
Hình 2.10 Sơ đồ khối của cổng E
Các bộ Timer của chip
Bộ vi điều khiển PIC16F87X có 3 bộ Timer đó là: Tmer0, Tmer1,
Là bộ định thời hoặc bộ đếm có những ƣu điểm nổi bật sau:
Bộ đếm hoặc Timer 8 bít có khả năng đọc và viết, cho phép sử dụng đồng hồ bên trong hoặc bên ngoài Người dùng có thể chọn sườn xung của xung đồng hồ và điều chỉnh hệ số chia cho xung đầu vào thông qua phần mềm lập trình.
+ Ngắt tràn Hoạt động của Timer0:
Timer 0 có thể hoạt động nhƣ một bộ định thời hoặc một bộ đếm Việc chọn bộ định thời hoặc bộ đếm có thể đƣợc xác lập bằng việc xoá hoặc đặt bít
TOCS của thanh ghi OPTION_REG
Nếu dùng hệ số chia xung đầu vào thì xoá bít PSA của thanh ghi
Trong chế độ bộ định thời đƣợc lựa chọn bởi việc xoá bít T0CS
Nếu không chọn hệ số chia xung đầu vào, giá trị của OPTION_REG sẽ được tăng lên sau mỗi chu kỳ lệnh Giá trị này sẽ được ghi vào thanh ghi TMR0.
Chế độ đếm đƣợc lựa chọn bởi việc đặt bít T0CS (OPTION_REG)
Trong chế độ bộ đếm, nó sẽ đƣợc tăng ở xung đi xuống nếu xoá bít T0SE
(OPTION_REG) hoặc ở xung đi lên nếu đặt bít T0SE Và giá trị của nó đƣợc viết tới thanh ghi TMR0
Khi sử dụng xung clock bên ngoài cho Timer0 mà không áp dụng hệ số chia clock, cần đảm bảo rằng xung clock bên ngoài phải đồng bộ với pha xung clock nội bộ (Tosc) để đảm bảo hoạt động hiệu quả.
Hình 2.11 Sơ đồ khối của Timer0 và WDT:
Hệ số chia cho Timer0 hoặc bộ WDT không có khả năng đọc và viết Để lựa chọn hệ số chia cho xung vào Timer0 hoặc bộ WDT, cần thực hiện các bước cụ thể.
WDT ta tiến hành xoá hoặc đặt bít PSA của thanh ghi OPTION_REG
Những bít PS2, PS1, PS0 của thanh ghi OPTION_REG dùng để xác lập các hệ số chia
Ngắt của bộ Timer 0 xảy ra khi thanh ghi TMR0 tràn từ giá trị FFh về 00h, dẫn đến việc bít T0IF trong thanh ghi INTCON được thiết lập.
35 phải đƣợc xoá bằng phần mềm nếu cho phép ngắt bít T0IE của thanh ghi
INTCON đƣợc đặt Timer0 bị dừng hoạt động ở chế độ SLEEP ngắt Timer
0 không đánh thức bộ xử lý ở chế độ SLEEP
Hình 2.12 Thanh ghi OPTION_REG
Bít 5 TOCS lựa chọn nguồn clock
1 = Clock ngoài từ chân T0CKI
Bít 4 T0SE lựa chọn sườn xung clock
1 = Timer 0 tăng khi chân T0CKI từ cao xuống thấp(sườn xuống)
0 = Timer 0 tăng khi chân T0CKI từ thấp lên cao(sườn xuống)
Bít 3 PSA gán bộ chia xung đầu vào
1 = gán bộ chia Prescaler cho WDT
0 = gán bộ chia Prescaler cho Timer 0
Bít 2÷0 PS2÷PS1 lựa chọn hệ số chia xung vào theo bảng sau
Bảng 2.2 Lựa chọn hệ số chia xung
Bộ Timer1 có thể là bộ đếm hoặc bộ định thời với ƣu điểm sau:
+ 16 bít cho bộ đếm hoặc bộ định thời (gồm hai thanh ghi TMR1H,
+ Có khả năng đọc và viết
+ Có thể chọn xung đồng hồ bên trong hoặc bên ngoài
+ Có thể ngắt khi tràn FFFFh về 0000h
Timer1 có một thanh ghi điều khiển, đó là thanh ghi T1C0N Bộ Timer1 có hoạt động hay không hoạt động là nhờ việc đặt hoặc xoá bít TMR1ON
*) Hoạt động của bộ Timer1
Nó có thể hoạt động ở một trong các chế độ sau:
+ Là một bộ định thời 16 bít
+ Là một bộ đếm có đồng bộ
+ Là một bộ đếm không có đồng bộ
Phương thức hoạt động của bộ này được xác định bởi việc chọn nguồn xung vào Timer1 Nguồn xung đồng hồ đƣợc chọn bởi việc đặt hoặc xoá bít
TMR1CS (T1CON) Ở chế độ bộ định thời, đầu vào là clock trong Fosc/4, bít đồng bộ T1SYNC (T1CON) không có tác dụng vì clock trong luôn
T1SYNC (T1CON), không đồng bộ xung vào đặt bít T1SYNC
(T1CON) Timer1 tăng ở sườn khi xung đầu vào
Hình 2.13 Sơ đồ khối bộ timer1 Khi bộ dao động Timer1 cho phép hoạt động thì các chân
Chân RC/T1OSI/CCP2 và RC0/T1OSO/T1CKI đóng vai trò quan trọng trong việc điều khiển bộ đếm Trong chế độ đếm đồng bộ, bộ đếm sẽ tăng lên khi có sườn lên tại chân RC0 hoặc RC1, với điều kiện bít T1OSCEN được xóa và xung vào phải đồng bộ với tín hiệu clock Lưu ý rằng trong chế độ này, bộ đếm sẽ không tăng khi ở trạng thái SLEEP Ngược lại, trong chế độ bộ đếm không đồng bộ, Timer1 sẽ tăng mỗi khi có sườn lên tại chân.
Khi bít T1OSCEN bị xóa, RC0 hoặc RC1 sẽ tiếp tục đếm trong trạng thái SLEEP Trong chế độ này, bộ đếm có khả năng tràn và gây ra ngắt, từ đó đánh thức bộ xử lý.
Mạch dao động thạch anh đƣợc xây dựng giữa 2 chân T1OSI và T1OS0
Khi hoạt động ở chế độ công suất thấp, dao động có tần số cực đại đạt 200kHz, trong khi ở chế độ SLEEP, tần số giảm xuống còn 32kHz.
Cặp thanh ghi TMR1H và TMR1L tăng từ giá trị 0000h đến giá trị
Khi giá trị TMR1 đạt FFFFh và tiếp tục tăng, nó sẽ quay lại giá trị 0000h Ngắt sẽ xảy ra khi giá trị vượt quá FFFFh, lúc này cờ ngắt TMR1IF sẽ được thiết lập Chức năng ngắt có thể được kích hoạt hoặc hủy bỏ thông qua việc điều chỉnh bít TMR1I.
Hình 2.14 Thanh ghi điều khiển Timer1
*) Thanh ghi điều khiển Timer1 T1CON:
Bít 5, 4 T1CKPS1÷T1CKPS0 lựa chọn hệ số chia xung vào
Bảng 2.3 Lựa chọn hệ số chia xung
Bít 3 T1OSCEN bít điều khiển bộ dao động Timer1
1 = Bộ dao động hoạt động
0 = Bộ dao động không hoạt động Bít 2 bít điều khiển xung clock ngoài đồng bộ khi TMR1CS = 1
Bít2 = 0 có đồng bộ clock ngoài Bít2 = 1 không đồng bộ clock ngoài khi TMR1CS = 0 bít này không có tác dụng
Bít 1 TMR1CS lựa chọn nguồn xung clock vào
TMR1CS = 1 clock từ chân RC0/T1OSO/T1CKI(sườn lên) Bít 0 bít bật tắt Timer
Bộ Timer 2 có những đặc tính sau đây:
+ 8 bít cho bộ định thời (thanh ghi TMR2) + 8 bít vòng lặp (thanh ghi PR2)
Có khả năng đọc và viết ở cả hai thanh ghi, lập trình bằng phần mềm tỷ lệ trước và sau Chế độ SSP sử dụng đầu ra của TMR2 để tạo xung clock, với Timer2 có thanh ghi điều khiển T2CON Để tắt Timer2, cần xoá bít TMR2CON trong thanh ghi T2CON.
*) Hoạt động của bộ Timer2
Timer2 đƣợc dùng chủ yếu ở phần điều chế xung của bộ CCP, thanh ghi
TMR2 có khả năng đọc, viết và có thể xóa dữ liệu bằng cách reset thiết bị Đầu vào của xung cho phép lựa chọn các tỷ lệ 1:1, 1:2 hoặc 1:16, điều này được kiểm soát thông qua các bít T2CKPS1 và T2CKPS0.
Bộ Timer2 bao gồm một thanh ghi 8 bit PR2, cho phép Timer2 tăng từ giá trị 00h đến khi đạt giá trị PR2 Sau khi khớp với PR2, Timer2 sẽ tự động reset về giá trị 00h và tiếp tục thực hiện lệnh kế tiếp.
Thanh ghi PR2 là một thanh ghi có khả năng đọc và khả năng viết Thanh ghi
PR2 bắt đầu từ giá trị FFh đầu ra của TMR2 là đường dẫn của cổng truyền thông đồng bộ, nó đƣợc dùng để phát các xung đồng hồ
Hình 2.15 Sơ đồ khối bộ timer2
Hình 2.16 Thanh ghi điều khiển timer2
Bít 6÷3 TOUTPS3÷TOUTPS0 bít lựa chọn hệ số đầu ra Timer2
1111 = 1:16 Bít 2 TMR2ON bít bật tắt hoạt động Timer2
0 = disable Bít 1-0 T2CKPS1-T2CKPS0 chọn hệ chia đầu vào
Bộ chuyển đổi tương tự sang số
2.6.1 Bộ chuyển đổi tương tự sang số
Bộ chuyển đổi tương tự sang số có 8 kênh (với Pic16F877A)
Tín hiệu tương tự được nạp vào bộ nạp và giữ điện dung, trong khi tín hiệu ra và giữ điện dung duy trì là đầu vào của bộ chuyển đổi Bộ chuyển đổi A/D có độ phân giải 10 bít, với đầu ra điện thế cao và thấp được lựa chọn qua phần mềm, cho phép kết hợp các giá trị Vdd, Vss, RA2 và RA3.
Bộ chuyển đổi A/D có 4 thanh ghi Đó là những thanh ghi:
A/D thanh ghi kết quả cao(ADRESH) A/D thanh ghi kết quả thấp (ADRESL) Thanh ghi điều khiển chuyển đổi A/D (ADCON0) Thanh ghi điều khiển chuyển đổi A/D (ADCON1)
*) Thanh ghi 8.1: thanh ghi ADCON0 (địa chỉ 1Fh)
Bít 7-6: ADCS1-ADCS0 Những bít lựa chọn đồng hồ chuyển đổi A/D
11 = Frc(đồng hồ xuất phát từ bên trong bộ chuyển đổi A/D dao động RC)
Bít 5-3: CHS2-CHS0 Bít chọn kênh tương tự
111 = kênh 7(RE2/AN7) Bít 2: GO/DONE bít trạng thái chuyển đổi A/D
Nếu ADON = 1 chuyển đổi A/D đang thực hiện (đặt bít này để bắt đầu quá trình chuyển đổi)
ADON=0 chuyển đổi A/D tắt và ngừng hoạt động
*) Thanh ghi 8.2: thanh ghi ADCONN1 (địa chỉ 9Fh)
Bít 7 (ADFM): bít lựa chọn kết quả định dạng
Bít 6-4: Người dùng định nghĩa
Bít 3-0: Bít điều khiển sắp xếp cổng chuyể đổi A/D
Thanh ghi ADRESH:ADRESL chứa đựng 10 bít kết quả của chuyển đổi
Khi quá trình chuyển đổi A/D hoàn tất, kết quả sẽ được lưu vào thanh ghi kết quả chuyển đổi A/D Đồng thời, bít GO/DONE (ADCON0) sẽ bị xoá và bít cờ ngắt chuyển đổi A/D, ADIF, sẽ được thiết lập.
Sau khi bộ chuyển đổi A/D được cấu hình theo yêu cầu, việc lựa chọn kênh phải được thực hiện trước khi bắt đầu quá trình chuyển đổi Kênh vào tương tự cần có bít TRIS tương ứng được chọn làm đầu vào.
Những bước cần làm khi thực hiện chuyển đổi A/D:
+ Đặt cấu hình tương tự cho chân vào A/D + Lựa chọn kênh vào chuyển đổi A/D (ADCON0)
+ Bật bộ chuyển đổi A/D (ADCON0)
2 Lựa chọn cấu hình ngắt cho A/D
3 Đợi phụ thuộc thời gian đạt đƣợc
+ Đặt bít GO/DONE (ADCON0)
5 Đợi cho chuyển đổi A/D hoàn thành
+ Thăm dò bít GO/DONE để xoá (với thực hiện ngắt) hoặc đợi cho ngắt chuyển đổi A/D
6 Đọc kết quả chuyển đổi trên cặp thanh ghi (ADRESH:ADRESL) xoá bít ADIF nếu quy định
7 Cho chuyển đổi kế tiếp, thực hiện bước 1 hoặc bước 2 theo quy định Tốc độ chuyển đổi A/D qui định nhƣ là chu kỳ Tad Giá trị nhỏ nhất đợi của 2 chu kỳ được quy định trước khi bắt đầu kế tiếp
2.6.2 Lựa chọn tốc độ chuyển đổi
Tốc độ chuyển đổi, được ký hiệu là Tad, quy định thời gian chuyển đổi A/D tối thiểu là 12 Tad cho 10 bít Thời gian chuyển đổi có thể được lựa chọn trong phần mềm, với các giá trị khả dụng như 2Tosc.
Trong bộ chuyển đổi A/D, 8Tosc và 32Tosc là những giá trị quan trọng trong quá trình dao động RC, với thời gian chuyển đổi Tad cần được lựa chọn cẩn thận Để đảm bảo chuyển đổi chính xác, Tad phải có giá trị tối thiểu là 1.6 às.
Nguồn RC cú thời gian chu kỳ Tad 4às nhƣng cú thể trong khoảng 2-
Khi tần số thiết bị lớn hơn 1MHz bộ chuyển đổi A/D nguồn đồng hồ khởi tạo cho SLEEP hoạt động.
Các ngắt của PIC16F877
PIC16F877 có 14 nguồn ngắt, thanh ghi INTCON là thanh ghi điều khiển các ngắt, mỗi ngắt có một bít cờ ngắt và một bít cho phép hoặc cấm ngắt
Bít GIE (INTCON) đóng vai trò điều khiển cho 14 ngắt; khi bít này được kích hoạt, các ngắt mới sẽ hoạt động, ngược lại, khi bít GIE bị xoá, tất cả các ngắt sẽ bị vô hiệu hóa.
Bít GIE bị xoá khi reset Khi bít cờ ngắt thiết lập bít GIE thiết lập và bít
PEIE thiết lập với ngắt ngoại vi đồng thời bít cho phép ngắt của ngắt đó cho phép thì ngắt đó xảy ra
Khi xảy ra một ngắt, bộ đếm chương trình (PC) sẽ được nạp giá trị 0004h và bít GIE sẽ bị xoá để ngăn chặn sự chồng ngắt Chỉ khi lệnh RETFIE được thực hiện, địa chỉ trả lại cho PC sẽ là nơi xảy ra ngắt, đồng thời bít GIE sẽ được thiết lập lại.
Khi xảy ra ngắt PC luôn đƣợc nạp giá trị 00004h vì các ngắt đƣợc phân biệt bởi bít cờ ngắt của ngắt đó
Ngắt ngoài từ chân RB0/INT, và ngắt từ sự thay đổi trạng thái các chân
RB4÷RB7 có thể đánh thức bộ xử lý từ chế độ SLEEP
Các thanh ghi PIE1, PIR1, PIE2, PIR2 điều khiển các ngắt ngoại vi
Khi một ngắt xảy ra chỉ có PC được lưu trong stack do đó người sử dụng phải lưu các thanh ghi W, STATUS, PCLATH, khi xảy ra ngắt.
So sánh với Vi Điều Khiển 8051
Vi điều khiển Pic16F877A nổi bật hơn hẳn so với 8051 nhờ vào các đặc tính kỹ thuật vượt trội.
Vi điều khiển 8051 Pic 16F877A Đặc tính số lƣợng Đặc tính số lƣợng
ROM trên chip 4K byte ROM trên chip 4K byte
Bộ định thời 2 Bộ định thời 3
Các chân vào ra 32 Các chân vào ra 40
Cổng nối tiếp 1 Cổng nối tiếp 2
Bộ vi điều khiển Pic16F877A nổi bật với tính năng 10 bít chuyển đổi A/D, giúp đơn giản hóa mạch điện mà không cần sử dụng bộ chuyển đổi ngoài, từ đó giảm độ phức tạp trong việc kết nối dây.
Vi điều khiển PIC16F877A được trang bị bộ dao động chủ tích hợp trên chip, giúp giảm thiểu sai số trong quá trình tạo xung dao động Đặc biệt, PIC16F877A còn có khả năng tự reset thông qua bộ điều khiển tích hợp.
WDT, và có thêm 256 byte EEPROM Nhƣng giá thành của Pic đắt hơn so với
KẾ HỆ THỐNG ĐIỀU KHIỂN NHIỆT ĐỘ
Sơ đồ khối tổng quát
3.1 Sơ đồ khối hệ thống điều khiển nhiệt độ
Hệ thống điều khiển nhiệt độ sử dụng cảm biến để đo nhiệt độ từ đối tượng, chuyển đổi nhiệt độ thành tín hiệu điện áp tương tự Tín hiệu này sau đó được chuyển đổi sang dạng số bằng bộ chuyển đổi tương tự sang số, trước khi được gửi đến bộ điều khiển Bộ điều khiển sẽ kiểm tra nhiệt độ đo được, và nếu nhiệt độ chưa đạt yêu cầu, nó sẽ điều chỉnh tăng; ngược lại, nếu nhiệt độ cao hơn mức cần thiết, nó sẽ giảm Quá trình điều khiển được thực hiện thông qua tín hiệu điện áp xuất ra và bộ chuyển đổi.
DAC cung cấp điện áp tương tự cho mạch điều khiển thyristor Mạch này sẽ tạo ra các xung để điều khiển việc mở thyristor, nhằm đáp ứng yêu cầu tăng hoặc giảm nhiệt độ.
Khối cảm biến
Có rất nhiều loại cảm biến đo nhiệt độ trên thị trường nhưng dễ sử dụng và thông dụng nhất vẫn là LM335
3.2 Cấu tạo chân Các tham số của LM335: o Có độ biến thiên theo nhiệt độ là:10mv/K 0 o Có sự ổn định cao, chỉ sai số khoảng 1% o Hàm điện áp biến thiên tuyến tính khi đo trong khoảng -40–100 0 C o Tiêu tán công suất thấp o Dòng điện làm việc từ 4.10 -4 A đến 5.10 -3 A o Dòng ngƣợc 15mA o Dòng thuận 10mA o Biến thiên của điện áp theo nhiệt độ: Vout=2.73+0.01xT 0 C.
Khối chuyển đổi tương tự sang số
Gọi tín hiệu tương tự là UA, thì tín hiệu số là UD được biểu diễn dưới dạng mã nhị phân nhƣ sau:
Các hệ số b k trong số nhị phân đại diện cho các bit, trong đó bit bn-1 được gọi là bit có ý nghĩa lớn nhất (MSB) Sự thay đổi giá trị của MSB tương ứng với sự thay đổi của tín hiệu nửa dải làm việc Ngược lại, bit b0 được gọi là bit có ý nghĩa nhỏ nhất.
(LSB), mỗi biến đổi giá trị của LSB tương ứng với một mức lương tử
Với một mạch biến đổi có N bit đầu ra thì mỗi bước của bậc thang tương ứng một giá trị:
Trong đó, UAM là giá trị cực đại cho phép cho phép của điện áp đầu vào
ADC, hay còn gọi là Q hoặc U LSB, đại diện cho mức lượng tử Tín hiệu số có tính chất rời rạc, vì vậy trong quá trình chuyển đổi từ analog sang digital (AD), sẽ xuất hiện sai số được gọi là sai số lượng tử hóa Sai số này có thể được xác định theo các tiêu chí nhất định.
Khi thực hiện chuyển đổi từ tín hiệu tương tự sang tín hiệu số, việc lấy mẫu tín hiệu tương tự là rất quan trọng Để đảm bảo tín hiệu được khôi phục một cách chính xác, tần số lấy mẫu fM cần phải đạt ít nhất gấp đôi tần số tối đa của tín hiệu đầu vào, tức là fM ≥ 2.fAmax.
Trong đó, fAmax là tần số cực đại của tín hiệu đầu vào
Quá trình biến đổi A/D gồm 3 bước: lấy mẫu, lượng tử hóa và mã hóa
Hình 3.3 Sơ đồ khối quá trình chuyển đổi A/D
- Lấy mẫu: mạch lấy mẫu có hai nhiệm vụ:
+ Lấy mẫu tín hiệu tương tự tại các thời điểm khác nhau và cách đều nhau (rời rạc hóa về mặt thời gian)
+ Giữ cho biên độ điện áp tại các thời điểm lấy mẫu không đổi trong suốt quá trình chuyển đổi tiếp theo
Lượng tử hoá là quá trình phân chia các mẫu về biên độ thành những mức rời rạc, được gọi là các mức lượng tử Quá trình này giúp xác định biên độ của các mẫu một cách chính xác hơn.
Lấy mẫu Lƣợng tử hoá
- Mã hoá: Mã hoá các mẫu sau khi đƣợc lƣợng tử hoá thành các bit số
Tổng quát ta có công thức chuyển đổi A/D đối với mỗi mẫu tín hiệu tương tự:
U Ai : Điện áp tương tự của mẫu thứ i
Uref: Điện áp tham chiếu (điện áp chuẩn cố định), dùng để so sánh với
UAi tạo điện áp số
UDi: Điện áp số ứng với mẫu U Ai
N: Số bit của bộ chuyển đổi ở đây yêu cầu U A ≤U ref , nên ta phải lựa chọn U ref thích hợp với mỗi tín hiệu U A
Sai số khuyếch đại méo phi tuyến
Hình 4.4 Đặc tuyến truyền đạt lý tưởng và thực của bộ chuyển đổi A/D
Đối với mỗi giá trị N, sai số lượng tử sẽ tăng lên khi Uref tăng Ngược lại, với mỗi giá trị Uref, sai số lượng tử sẽ giảm khi N tăng.
Các tham số chính của bộ chuyển đổi A/D
Dải biến đổi điện áp tín hiệu tương tự ở đầu vào là khoảng điện áp mà bộ chuyển đổi A/D có khả năng thực hiện chuyển đổi Khoảng điện áp này có thể dao động từ 0 đến một giá trị dương hoặc âm nhất định, hoặc có thể là điện áp hai cực tính.
Độ chính xác của bộ chuyển đổi A/D được xác định bởi độ phân biệt, với số bit đầu ra tương ứng với dải biến đổi điện áp đầu vào Một ADC có N bit đầu ra có khả năng phân biệt 2^N mức, trong đó độ phân biệt Q chính là giá trị của 1 LSB Số bit N càng lớn, độ chính xác của phép chuyển đổi càng cao, cho phép nhận diện nhiều mức hơn trong dải điện áp.
Ngoài ra đặc trƣng cho tính chính xác của ADC còn có các tham số khác, đó là :
Đường đặc tuyến có thể gặp sai số lệch, nghĩa là không bắt đầu từ giá trị 1/2 LSB Hình dạng của nó là bậc thang không đều, chịu ảnh hưởng từ các sai số.
+ Sai số khuyếch đại là sai số giữa độ dốc trung bình của đường đặc tuyến thực với độ dốc trung bình của đường đặc tuyến lý tưởng
Sai số phi tuyến đặc trưng bởi sự thay đổi độ dốc của đường trung bình trong đặc tuyến thực khi biến đổi điện áp vào, dẫn đến việc đặc tuyến chuyển đổi có hình dạng bậc thang không đều.
Sai số đơn điệu xuất phát từ tính phi tuyến của đường đặc tính biến đổi, dẫn đến sự biến thiên không đơn điệu của độ dốc đường trung bình và có thể làm mất một số mã số.
Tốc độ chuyển đổi, hay tần số chuyển đổi f c, thể hiện số mẫu chuyển đổi trong một giây Tham số thời gian chuyển đổi T c cũng được sử dụng để mô tả tốc độ này Do giữa các lần chuyển đổi cần có thời gian để ADC phục hồi trạng thái ban đầu, nên thường có f c < 1/T c Điều này có nghĩa là với các bộ ADC tốc độ cao, người dùng thường phải chấp nhận độ chính xác giảm hoặc ngược lại.
Các phương pháp biến đổi số tương tự
Có nhiều phương pháp để phân loại các kỹ thuật biến đổi số tương tự, trong đó có phân loại theo quá trình chuyển đổi thời gian Theo cách phân loại này, có bốn phương pháp biến đổi A/D.
Biến đổi song song là phương pháp trong đó tín hiệu được so sánh đồng thời với nhiều giá trị chuẩn Nhờ đó, tất cả các bit được xác định cùng lúc và được đưa ra đầu ra.
Biến đổi nối tiếp theo mã đếm là quá trình so sánh từng bước theo quy tắc của mã đếm Kết quả của quá trình chuyển đổi được xác định bằng cách đếm số lượng giá trị chuẩn có thể chứa trong tín hiệu tương tự cần chuyển đổi.
Biến đổi nối tiếp theo mã nhị phân là quá trình so sánh từng bước theo quy luật của mã nhị phân, trong đó các đơn vị chuẩn được sử dụng để so sánh với giá trị giảm dần Các bit được xác định lần lượt từ bit có ý nghĩa lớn nhất đến bit có ý nghĩa nhỏ nhất.
- Biến đổi song song - nối tiếp kết hợp: trong phương pháp này, qua mỗi bước so sánh có thể xác định được tối thiểu là hai bit đồng thời
Sử dụng bộ chuyển đổi trong hệ thống
Trong hệ thống ở đây ta sử dụng bộ chuyển đổi A/D 10 bit tích hợp trong bộ vi điều khiển Pic 16F877A.
Khối điều khiển
Vi điều khiển đang phát triển mạnh mẽ, trong đó PIC nổi bật với nhiều tính năng ưu việt, đặc biệt là tính thông dụng Chính vì những lý do này, tôi đã chọn sử dụng PIC16F877A cho khối điều khiển trong đề tài của mình.
Khối chuyển đổi số sang tương tự
Để đáp ứng yêu cầu với đường điều khiển 8 bits, tôi đã lựa chọn IC phù hợp, vì hệ thống điều khiển nhiệt độ không cần tốc độ đáp ứng nhanh.
DAC0808 là bộ chuyển đổi 8 bits số sang tương tự, có thời gian đáp ứng tương đương với kích thước tín hiệu vào khoảng 150ns Thiết bị này tiêu thụ công suất 33mW khi hoạt động với điện áp cung cấp ± 5V.
Không cần điều chỉnh dòng điện IREF cho mọi ứng dụng, vì đầu ra hiện tại là ±1LBS của 255 (IREF/256) Nguồn cung cấp của DAC0808 độc lập với “bit code”, và các đặc điểm nổi bật của thiết bị phụ thuộc vào mức điện áp vào.
DAC0808 giao tiếp trực tiếp với TTL, DTL hay CMOS ở mức logic, và dùng thay thế cho MC1580/MC1408
Cấu tạo bên trong DAC
Vcc GND Vef COMPS OUT OUT -Vref +Vref DAC 0808
4.5 Sơ đồ cấu tạo bên trong DAC0808
4.6 Sơ đồ ghép nối chân của DAC0808.
Khối điều khiển thyristor
Thyristor chỉ cho phép dòng điện chạy qua khi có điện áp dương trên anôt và xung điện áp dương trên cực điều khiển Khi Thyristor đã được mở, xung điều khiển không còn ảnh hưởng, và dòng điện qua Thyristor được xác định bởi các thông số của mạch động lực.
Sơ đồ khối mạch điều khiển Thyristor nhƣ hình 4.7
Mạch điều khiển có các chức năng sau:
- Điều chỉnh được vị trí xung điều khiển trong phạm vi nửa chu kỳ dương của điện áp trên anôt- catôt của Thyristor
Để mở được Thyristor, cần tạo ra các xung điều khiển đủ điều kiện với biên độ từ 2 đến 10V và độ rộng xung khoảng 20-100μs, đặc biệt khi sử dụng thiết bị chỉnh lưu hoặc cặp Thyristor đấu song song ngược Độ rộng xung được xác định theo biểu thức: dt x it t I d d.
Idt là dòng duy trì của Thyristor;
di/dt là tốc độ tăng trưởng của dòng tải
Cấu trúc của một mạch điều khiển Thyristor gồm 3 khâu chính sau đây:
- Khâu đồng bộ (ĐB): tạo tín hiệu đồng bộ với điện áp anôt-catôt của
Thyristor cần mở Tín hiệu này là điện áp xoay chiều, thường lấy từ biến áp có sơ cấp nối song song với Thyristor cần mở
Khâu so sánh - tạo xung (SS-TX) có nhiệm vụ so sánh điện áp đồng bộ đã biến thể với tín hiệu điều khiển một chiều, từ đó tạo ra xung kích để mở Thyristor.
- Khâu khuếch đại xung (KĐ): tạo ra xung mở có đủ điều kiện để mở
4.7 Sơ đồ khối mạch điều khiển thyristor
Khi thay đổi giá trị điện áp một chiều Uđk thì góc mở α sẽ thay đổi
Sử dụng nguyên tắc điều khiển thẳng đứng "arccos" để điều chỉnh vị trí đặt xung trong nửa chu kỳ dương của điện áp.
Thyristor Theo nguyên tắc này, ở khâu so sánh có hai điện áp đặt vào:
- Điện áp đồng bộ sin, sau khi ra khỏi khâu ĐB đƣợc tạo thành tín hiệu cos
- Điện áp điều khiển là áp một chiều có thể biến đổi đƣợc
4.8 Nguyên tắc điều khiển thẳng đứng “arccos” ĐB SS-TX KĐ
TRAN-2P2S Điện áp uđb= Um sinωt thì: Uc = Um cosωt
Giá trị α được tính theo phương trình sau: Umcosα = Uđk
Do đó: α = arccos(Udk/Um)
Nhƣ vậy, khi điều chỉnh Udk từ trị -Um đến +Um, ta có thể điều chỉnh đƣợc góc α từ 0 đến Л
Sơ đồ điều khiển Thyristor một kênh, được thiết kế và lắp ráp thực tế như hình 4.10, hoạt động theo nguyên tắc điều khiển thẳng đứng tuyến tính Trong sơ đồ này, khâu tạo xung tam giác và khâu so sánh sử dụng OA loại TL084, với phương pháp so sánh hai tín hiệu cùng dấu.
Khâu khuếch đại xung sử dụng một Transistor và biến áp xung Khâu khuếch đại có thể tính chọn khác nhau tuỳ thuộc vào Thyristor đƣợc chọn
Hình 4.10 Sơ đồ hệ thống điều khiển Thyristor
Sơ đồ kênh kích mở cho Thyristor bao gồm bốn khâu chính: khâu tạo xung vuông, khâu tạo xung tam giác, khâu so sánh và khâu khuếch đại, cùng với khâu tạo xung kim.
- Khâu tạo vuông gồm: OP1, R1 Đầu vào của khâu là tín hiệu hình sin qua khâu này tín hiệu xung sin bị cắt thành xung vuông
Khâu tạo xung tam giác bao gồm các thành phần OA2, R2, R3, C1, D1, Q1 Chức năng của khâu này là sử dụng mạch tích phân để chuyển đổi xung vuông từ đầu ra của khối tạo xung vuông thành xung tam giác.
Khâu so sánh trong mạch tích phân bao gồm R4 và OP3, nơi tín hiệu đầu ra được so sánh với điện áp điều khiển Đầu ra của khâu so sánh sẽ tạo ra xung vuông được điều khiển bởi Udk.
- Khâu khuếch đại xung gồm: R5, Q2, Q3 Dùng để khuếch đại tín hiệu xung vuông ở đầu ra của bộ so sánh để đƣợc điện áp theo yêu cầu
Khâu tạo xung kim bao gồm các thành phần D2 và BAX, có nhiệm vụ tạo ra các xung kim từ các sườn của xung vuông tại đầu ra của bộ khuếch đại Những xung này được sử dụng để điều khiển việc mở thyristor theo yêu cầu.
Khối hiển thị LCD
Ngày nay, thiết bị hiển thị LCD (Liquid Crystal Display) được ứng dụng rộng rãi trong nhiều lĩnh vực của vi điều khiển (VĐK) LCD nổi bật với khả năng hiển thị đa dạng ký tự như chữ, số và đồ họa, cùng với việc dễ dàng tích hợp vào mạch ứng dụng qua nhiều giao thức giao tiếp khác nhau Thiết bị này còn tiêu tốn rất ít tài nguyên hệ thống và có giá thành rẻ Trong bài viết này, tôi sẽ tập trung vào việc sử dụng HD44780 của Hitachi, một loại LCD phổ biến tại Việt Nam.
Bảng 4.1 Các chân chức năng của HD44780
Chân số Tên Chức năng
1 Vss Chân nối đất cho LCD, khi thiết kế mạch ta nối chân này với GND của mạch điều khiển
2 Vdd Chân cấp nguồn cho LCD, khi thiết kế mạch ta nối chân này với 5V của mạch điều khiển
3 Vo Chân này dùng để điều chỉnh độ tương phản của LCD
4 RS Chân chọn thanh ghi (Register select) Nối chân RS với logic “0” (GND) hoặc logic “1” (Vcc) để chọn thanh ghi
Logic “0”: Bus DB0-DB7 sẽ kết nối với thanh ghi lệnh IR của LCD khi ở chế độ ghi, hoặc kết nối với bộ đếm địa chỉ của LCD khi ở chế độ đọc.
+ Logic “1”: Bus DB0-DB7 sẽ nối với thanh ghi dữ liệu
5 RW Chân chọn chế độ đọc/ghi (Read/Write) Nối chân R/W với logic “0” để LCD hoạt động ở chế độ ghi, hoặc nối với logic “1” để LCD ở chế độ đọc
6 E Chân cho phép (Enable) Sau khi các tín hiệu đƣợc đặt lên bus DB0-DB7, các lệnh chỉ đƣợc chấp nhận khi có 1 xung cho phép của chân E
Trong chế độ ghi, dữ liệu trên bus sẽ được chuyển vào thanh ghi nội bộ của LCD khi tín hiệu chân E phát hiện một xung chuyển từ thấp sang cao.
Trong chế độ đọc, dữ liệu sẽ được LCD xuất ra các chân DB0-DB7 khi phát hiện sườn lên (low-to-high transition) tại chân E, và LCD sẽ giữ dữ liệu trên bus cho đến khi chân E xuống mức thấp.
7÷14 DB0÷DB7 8 đường của bus dữ liệu dùng để trao đổi thông tin với
MPU Có 2 chế độ sử dụng 8 đường bus này:
+ Chế độ 8 bit: Dữ liệu được truyền trên cả 8 đường, với bit MSB là bit DB7
+ Chế độ 4 bit: Dữ liệu được truyền trên 4 đường từ DB4 tới DB7, bit MSB là DB7
15 A 15 là Catot, điện áp khoảng Uak=4,2V
16 K Chân nối đất của đèn Back light
3.7.2 Sơ đồ khối của HD44780 Để hiểu rõ hơn chức năng các chân và hoạt động của chúng, ta tìm hiểu sơ qua chíp HD44780 thông qua các khối cơ bản của nó
Chíp HD44780 có 2 thanh ghi 8 bit quan trọng là: Thanh ghi lệnh IR
(Instructor Register) và thanh ghi dữ liệu DR (Data Register)
Để điều khiển LCD, người dùng cần sử dụng thanh ghi IR thông qua tám đường bus DB0-DB7 Mỗi lệnh được nhà sản xuất LCD đánh địa chỉ rõ ràng, và người dùng chỉ cần nạp địa chỉ lệnh vào thanh ghi IR Khi nạp một chuỗi 8 bit vào thanh ghi IR, chip HD44780 sẽ tra bảng mã lệnh tại địa chỉ mà IR cung cấp và thực hiện lệnh tương ứng.
Hình 4.11 Sơ đồ khối của HD44780
Thanh ghi DR là bộ phận lưu trữ dữ liệu 8 bit, có chức năng ghi vào vùng RAM, DDRAM hoặc CGRAM trong chế độ ghi, hoặc truyền dữ liệu từ hai vùng RAM này đến MPU trong chế độ đọc Khi MPU ghi thông tin vào DR, mạch nội bộ của chip sẽ tự động lưu trữ thông tin này.
DDRAM và CGRAM là hai loại bộ nhớ quan trọng trong HD44780 Khi địa chỉ được ghi vào thanh ghi lệnh (IR), dữ liệu từ địa chỉ đó trong RAM nội sẽ được chuyển ra thanh ghi dữ liệu (DR) để truyền cho MPU Bằng cách điều khiển chân RS và R/W, chúng ta có thể quản lý quá trình này hiệu quả.
Trong quá trình giao tiếp với MPU, việc chuyển đổi giữa hai thanh ghi RS và R/W là rất quan trọng Bảng 3.2 tóm tắt các thiết lập cho hai chân này nhằm mục đích giao tiếp hiệu quả.
Bảng 4.2 Bảng chức năng chân RS và R/W theo mục đích sử dụng
0 0 Ghi vào thanh ghi IR để ra lệnh cho LCD (VD: cần display clear, …)
0 1 Đọc cờ bận ở DB7 và giá trị của bộ đếm địa chỉ ở
1 0 Ghi vào thanh ghi DR
1 1 Đọc dữ liệu từ DR
*) Cờ báo bận BF (Busy Flag):
Khi chíp thực hiện các hoạt động nội bộ, mạch bên trong cần thời gian để hoàn tất Trong quá trình này, LCD sẽ ngừng mọi giao tiếp với bên ngoài và kích hoạt cờ BF thông qua chân.
DB7 khi có thiết lập RS=0, R/W=1) lên để báo cho MPU biết nó đang “bận”
Dĩ nhiên, khi xong việc, nó sẽ đặt cờ BF lại mức 0
*) Bộ đếm địa chỉ AC (Address Counter):
Nhƣ trong sơ đồ khối, thanh ghi IR không trực tiếp kết nối với vùng
RAM bao gồm DDRAM và CGRAM, được kết nối qua bộ đếm địa chỉ AC Bộ đếm này phân chia ra hai vùng RAM Khi một địa chỉ lệnh được nạp vào thanh ghi IR, thông tin được kết nối trực tiếp đến hai vùng RAM, tuy nhiên, việc lựa chọn vùng RAM tương tác đã được xác định trong mã lệnh.
RAM tự động điều chỉnh bộ đếm AC, tăng hoặc giảm 1 đơn vị, và nội dung của AC được truyền đến MPU qua các chân DB0-DB6 khi có thiết lập.
RS=0 và R/W=1 (theo bảng 3.2) Cần lưu ý rằng thời gian cập nhật AC không được tính vào thời gian thực thi lệnh, mà sẽ được thực hiện sau khi cờ BF đạt mức cao.
(not busy), cho nên khi lập trình hiển thị, bạn phải delay một khoảng tADD khoảng 4uS-5uS (ngay sau khi BF=1) trước khi nạp dữ liệu mới
*) Vùng RAM hiển thị DDRAM (Display Data RAM): Đây là vùng RAM dùng để hiển thị, nghĩa là ứng với một địa chỉ của
RAM là một ô ký tự trên màn hình, nơi bạn có thể ghi mã 8 bit Khi bạn nhập mã này vào vùng RAM, LCD sẽ hiển thị ký tự tương ứng trên màn hình.
Hình 4.12 Mối liên hệ giữa địa chỉ của DDRAM và vị trí hiển thị của LCD
Vùng RAM này có 80x8 bit nhớ, nghĩa là chứa đƣợc 80 kí tự mã 8 bit
Những vùng RAM còn lại không dùng cho hiển thị có thể dùng nhƣ vùng
RAM đa mục đích Lưu ý là để truy cập vào DDRAM, ta phải cung cấp địa chỉ cho AC theo mã HEX
*) Vùng ROM chứa kí tự CGROM (Character Generator ROM):
Vùng ROM được sử dụng để lưu trữ các mẫu ký tự có kích thước 5x8 hoặc 5x10 điểm ảnh/ký tự, với địa chỉ hóa 8 bit Tuy nhiên, nó chỉ chứa 208 mẫu ký tự 5x8.
32 mẫu kí tự kiểu 5x10 (tổng cộng là 240 thay vì 256 mẫu kí tự) Người dùng không thể thay đổi vùng ROM này
Hinh 4.13 Mối liên hệ giữa địa chỉ của ROM và dữ liệu tạo mẫu kí tự
*) Vùng RAM chứa kí tự đồ họa CGRAM (Character Generator RAM):
Nhƣ trên bảng mã kí tự, nhà sản xuất dành vùng có địa chỉ byte cao là
Sơ đồ mạch hệ thống điều khiển nhiệt độ
Hình 4.15 Sơ đồ chi tiết mạch điều khiển nhiệt độ
Đo nhiệt độ sử dụng sensor LM335, với đầu ra 10mV/0K, yêu cầu chuyển đổi từ Kelvin sang Celsius Sử dụng ADC 10 bit của PIC, giá trị tối đa đạt 1023 Giả thiết Vcc là 5V, tại 0°C, giá trị cần được tính toán để có kết quả chính xác.
273 o K thì đầu ra của LM335 có giá trị là 2.73V Nhƣ vậy khi muốn tính toán ra độ C ta cần phải trừ đi mức điện áp là 2.73V
Ví dụ: Nhiệt độ là 30 o C = 303 o K, mức điện áp tương ứng là out = 303 x 10mV/ o K =3.03V
Ta tính toán giá trị đọc đƣợc từ ADC
- Với ADC 10 bit ( V_in là điện áp đƣa vào chân ADC của PIC ):
V_in = 2.73V => ADC_value = (1023/5)x2.73U8.6 ( tương ứng 0 0 ) mặt khác do V_ref = VCC = 5V nên ADC_value = 1 tương ứng với
Điện áp đầu ra của LM335 là 10mV cho mỗi 1 o K, do đó để giá trị ADC thay đổi 1 đơn vị, nhiệt độ cần thay đổi khoảng 0.5 o K, tương đương với 4.9mV cho 5/1023.
5mV) Từ đó ta có công thức đầy đủ sau để tính giá trị o C: mV x
(4.6) Vậy ta có công thức rút gọn là:
Phần mềm điều khiển
Khai báo:i,j,Tdk, T,value,low,hight
Nhập Tdk Đọc từ DAC (value)
Value=value Value=value+2 Value=value-2
Chương trình điều khiển nhiệt độ
#FUSES NOWDT, HS, NOPUT, NOPROTECT, NODEBUG,
#use delay(clock 000000) int8 high,low,i,x,j,value; khai báo biến float T,Tdk; void convert_bcd(int8 x); khai báo hàm convẻt_bcd void xuatlcd(); void main()
{ i=0 ; j=0 ; trisa = 0xFF; trisb = 0x01; trisd = 0x00; setup_adc_ports(AN0); setup_adc(ADC_CLOCK_INTERNAL); delay_us(10);
LCD_init() ; bắt đầu LCD printf(lcd_putchar," DAT - DT901 ");
73 printf(lcd_putchar," nhap nhiet do: "); delay_ms(50); lcd_putcmd(0xc0); printf(lcd_putchar," T = "); lcd_putchar(i+0x30); lcd_putchar(j+0x30); printf(lcd_putchar," C "); while(true)
{i=0; lcd_putcmd(0xc9); lcd_putchar(i+0x30); delay_ms(10);
{LCD_putcmd(0xC9); lcd_putchar(i +0x30);
{ j=0; lcd_putcmd(0xca); lcd_putchar(j+0x30); delay_ms(10);
} else{ LCD_putcmd(0xCa); lcd_putchar(j+0x30);
LCD_init(); printf(lcd_putchar,"please wait "); while(true)
T = (value-139.25)/0.512; convert_bcd((int8)T); delay_us(50);
LCD_init(); printf(lcd_putchar," nhiet do do : "); xuatlcd(); delay_us(50); if(T!=Tdk) if(T
