Hình 2.1
Cổng logic dùng NMOS kênh cảm ứng (Trang 24)
Hình 2.9.
Cổng NAND dùng công nghệ TTL (Trang 33)
Hình 3.6.
Mạch logic của 74LS83 (Trang 41)
Hình 3.13
Chuyển đổi dữ liệu truyền từ song song sang nối tiếp (Trang 46)
Hình 3.12.
Hai cách mở rộng kênh ghép 16 sang 1 từ IC74LS151 (74LS151 là IC dồn kênh 8 sang 1) (Trang 46)
Hình 3.16.
Sơ đồ thực hiện mạch phân đường (Trang 49)
Hình 4.5
Sơ đồ khối FF tác động theo sườn và dạng sóng (Trang 59)
Hình 4.17
Đồ thị thời gian dạng sóng của JKFF (Trang 67)
Hình 4.19
FF điều khiển theo kiểu chủ/tớ (Trang 68)
Hình 5.4.
Chốt NAND chống dội (Trang 70)
Hình 5.10.
Trì hoãn truyền của mạch đếm không đồng bộ mod 10 (Trang 74)
Hình 5.11
Mạch đếm mod 10 (Trang 75)
Hình 5.14.
Mạch đếm lên đồng bộ mod 16 (Trang 77)
Hình 3.15.
Mạch đếm đồng bộ lên hay xuống (Trang 78)
Hình 5.17.
Mạch đếm đặt trước 3 bit (Trang 79)