Đăng nhập

Hãy chọn một cách để đăng nhập

Facebook Google Zalo

Hoặc tiếp tục với email

Nhớ mật khẩu

Chưa có tài khoản? Đăng ký

BÁO cáo môn học THIẾT kế LOGIC số sự phát triển của thiết kế logic số

52 10 0

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

1 / 52 trang

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Tiêu đề	Sự Phát Triển Của Thiết Kế Logic Số
Tác giả	Nguyễn Quốc Doanh
Người hướng dẫn	ThS. Phạm Xuân Minh
Trường học	Học viện Công nghệ Bưu chính Viễn thông
Chuyên ngành	Kỹ thuật điện tử
Thể loại	báo cáo
Năm xuất bản	2021
Thành phố	TP.HCM

Định dạng
Số trang	52
Dung lượng	593,31 KB

Nội dung

Ngày đăng: 23/01/2022, 09:42

HÌNH ẢNH LIÊN QUAN

Hình 1.1 Thiết kế trừu tượng - BÁO cáo môn học THIẾT kế LOGIC số sự phát triển của thiết kế logic số — Hình 1.1 Thiết kế trừu tượng (Trang 6)

Hình 1.2 Quy trình - BÁO cáo môn học THIẾT kế LOGIC số sự phát triển của thiết kế logic số — Hình 1.2 Quy trình (Trang 7)

Hình 1.3 Mẫu cấu trúc mã Verilog - BÁO cáo môn học THIẾT kế LOGIC số sự phát triển của thiết kế logic số — Hình 1.3 Mẫu cấu trúc mã Verilog (Trang 10)

Hình 1.4 Cấu trúc logic cho “basic_Verilog” - BÁO cáo môn học THIẾT kế LOGIC số sự phát triển của thiết kế logic số — Hình 1.4 Cấu trúc logic cho “basic_Verilog” (Trang 12)

Bảng 1.1 Các toán tử số học Verilog - BÁO cáo môn học THIẾT kế LOGIC số sự phát triển của thiết kế logic số — Bảng 1.1 Các toán tử số học Verilog (Trang 19)

Bảng 1.2 Các toán tử logic Verilog - BÁO cáo môn học THIẾT kế LOGIC số sự phát triển của thiết kế logic số — Bảng 1.2 Các toán tử logic Verilog (Trang 21)

Bảng 1.3 Các toán tử bình đẳng và bất bình đẳng trong Verilog Toán tử Tên Chức năng - BÁO cáo môn học THIẾT kế LOGIC số sự phát triển của thiết kế logic số — Bảng 1.3 Các toán tử bình đẳng và bất bình đẳng trong Verilog Toán tử Tên Chức năng (Trang 22)

Bảng 1.5 Các toán tử bitwise của Verilog - BÁO cáo môn học THIẾT kế LOGIC số sự phát triển của thiết kế logic số — Bảng 1.5 Các toán tử bitwise của Verilog (Trang 25)

Bảng 1.6 Toán tử quan hệ trong Verilog - BÁO cáo môn học THIẾT kế LOGIC số sự phát triển của thiết kế logic số — Bảng 1.6 Toán tử quan hệ trong Verilog (Trang 29)

Bảng 1.7 Toán tử nối và sao chép - BÁO cáo môn học THIẾT kế LOGIC số sự phát triển của thiết kế logic số — Bảng 1.7 Toán tử nối và sao chép (Trang 31)

Bảng 1.8 Các toán tử giảm Verilog - BÁO cáo môn học THIẾT kế LOGIC số sự phát triển của thiết kế logic số — Bảng 1.8 Các toán tử giảm Verilog (Trang 31)

Bảng 1.9 Các toán tử dịch chuyển Verilog - BÁO cáo môn học THIẾT kế LOGIC số sự phát triển của thiết kế logic số — Bảng 1.9 Các toán tử dịch chuyển Verilog (Trang 33)

TỪ KHÓA LIÊN QUAN

TÀI LIỆU CÙNG NGƯỜI DÙNG

TÀI LIỆU LIÊN QUAN